成电国芯 FPGA 云课堂课程内容bug说明

各位 FPGA 云课堂学员：

大家好！针对FPGA 工程师基础启航课程中第 15 节 | 原理讲解：静态数码管（1-2.0 版） 课程内容，经教研团队核查，发现课程内静态数码管时序部分存在一处计算讲解错误，特此向各位学员进行说明更正。

课程中讲解静态数码管时序时，将一个时钟周期对应的系统时钟周期数误讲为 500 个，该数值正确结果为50 个系统时钟周期；同时需说明，实际实操过程中，以 500 个系统时钟周期编写程序仍可实现对应功能、呈现预期现象，不影响实操效果。

本次错误的发现得益于学员”用户_15800“的细心反馈，在此，成电国芯 FPGA 教研团队向该学员致以诚挚的感谢，也感谢各位学员对我们课程的关注与监督。目前教研团队已启动该节课程的重新录制工作，课程更新后将第一时间在云课堂平台上线，届时会同步通知各位学员。

因课程内容讲解错误给各位学员带来的学习困扰，我们深表歉意。后续我们会进一步加强课程内容的审核校验，力求为大家提供更精准、专业的课程内容。若各位学员在学习过程中发现课程问题，欢迎随时向我们反馈，反馈渠道可通过云课堂平台留言或课程专属学习群提交，也可以通过管理员邮箱反馈，admin@iccedu.cn。

成电国芯 FPGA 教研团队

2026年1月30日