FPGA圈最近有点热闹：CXL 3.0、3nm流片、国产工具链，哪个才是真机会？
大家好，我是成电国芯FPGA云课堂的小记者林芯语。最近行业里关于FPGA的讨论热度很高，从数据中心的内存池化到先进制程的突破，再到国产工具链的追赶，信息量非常大…
文章
2191已发布
19本周更新
资讯、专栏与公告
全部
置顶
热门
FPGA圈炸了：晶圆级封装、RISC-V实测、国产EDA突破…这波干货你得看
大家好，我是成电国芯FPGA云课堂的小记者林芯语。最近半导体圈的热点一个接一个，从晶圆级封装互连密度突破，到RISC-V向量扩展在数据中心实测，再到国产EDA工…
2026年FPGA行业深度观察：智驾域控、国产AI边缘推理与生态破局
2026年，FPGA行业在智能驾驶、AI边缘推理、国产替代等多重浪潮中迎来关键转折点。一方面，高阶智驾（L3+）量产冲刺推动FPGA成为多传感器时间同步的核心硬…
2026年Q3 FPGA行业深度观察：国产工具链、CXL内存池化与RISC-V大模型推理的机遇与挑战
2026年第三季度，FPGA行业在AI边缘推理、数据中心加速与开源架构领域迎来一系列关键议题。国产FPGA厂商在AI边缘推理市场面临工具链生态瓶颈，CXL 3.…
大一FPGA零基础入门全攻略｜成电国芯学长实测学习规划
作为电子信息、集成电路、微电子、自动化专业的同学，大家大概率后续都会接触、甚至深耕FPGA。坦白说，FPGA是衔接课堂数字电路理论和真实硬件工程、芯片设计的关键…
Verilog状态机编码方式对比：面向2026年低功耗设计趋势的实操指南
Quick Start安装Vivado 2024.1或更高版本（支持功耗优化与自动编码推断）。新建RTL工程，选择目标器件（示例：Xilinx Artix-7 …
Vivado 2026.1 时序约束脚本化自动化特性实施指南：从 Quick Start 到深度应用
Quick Start：10 分钟体验脚本化时序约束本指南帮助你快速上手 Vivado 2026.1 的时序约束脚本化自动化特性。以下步骤将在默认工程中生成并应…
2026年FPGA产业趋势深度解析：UCIe 2.0、AI大模型端侧部署与国产EDA突围
2026年第三季度，FPGA产业在异构集成、AI大模型端侧部署、数据中心散热、国产EDA工具链以及先进工艺等多个维度迎来关键进展与挑战。从UCIe 2.0标准推…
从RTL到比特流：2026年开源FPGA工具链入门实施指南
Quick Start本指南将引导您完成从Verilog RTL设计到FPGA比特流生成的完整流程，使用SymbiFlow工具链（针对Xilinx 7系列器件）…
2026年Q3 FPGA行业深度观察：国产AI边缘加速、3nm流片、智驾同步与生态博弈
2026年第三季度，FPGA行业在AI边缘推理、先进工艺、智能驾驶、数据中心内存池化、国产EDA及RISC-V大模型推理六大方向迎来关键进展与争议。从国产厂商加…
基于FPGA的实时视频流处理：2026年轻量级管线设计指南
Quick Start准备 Vivado 2024.2 或更高版本，安装 Vitis HLS（可选）与仿真工具。新建 RTL 工程，选择 Xilinx Arti…
Verilog 低功耗 FSM 编码设计指南：2026 年方法对比与实施
Quick Start准备 Vivado 2024.2 或更高版本（2026 年推荐使用 Vivado 2026.1 或 Vitis Unified IDE）。…
已显示 12 条
已展示全部