FPGA时序收敛新思路：基于Vivado 2026.1动态时钟调整的实战指南
Quick Start安装 Vivado 2026.1 并加载目标器件（如 Xilinx Artix-7 XC7A35T）。创建新工程，添加待收敛的 RTL 设…
文章
2191已发布
19本周更新
资讯、专栏与公告
全部
置顶
热门
2026年Q3 FPGA行业深度观察：AI推理、RISC-V、液冷与CXL技术挑战全解析
各位读者好，我是「成电国芯 FPGA 云课堂」特邀小记者林芯语。本期深度报道聚焦2026年第三季度FPGA领域最受关注的四大技术热点：AI端侧推理中的算子碎片化…
FPGA+AI软硬协同岗位全景图：从算法到硬件的“架桥人”
AI大模型落地、边缘推理爆发、端侧算力下沉——2026年，FPGA在AI赛道上的角色正在从“可选加速器”变成“核心算力底座”。 随之而来的，是一个全新的岗位矩阵…
Verilog中异步FIFO设计要点：2026年常见仿真陷阱
Quick Start1. 安装 Vivado 2024.2 或更高版本（推荐），或 Modelsim/Questa 2024.1+。2. 新建工程，选择目标器…
FPGA流水线加法器设计指南：高吞吐实现与验证（2026版）
Quick Start打开Vivado 2025.2（或更高版本），创建新工程，选择器件xc7a35ticsg324-1L（Artix-7系列）。新建一个Ver…
2026年Q3 FPGA行业深度观察：AI大模型端侧部署、UCIe 2.0异构集成与液冷实测等七大趋势解析
2026年第三季度，FPGA行业在AI大模型端侧部署、异构集成标准演进、数据中心散热方案、开源指令集生态等多个维度迎来关键变化。本期「成电国芯 FPGA 云课堂…
Vivado 2026.1 时序约束向导实战指南：快速收敛复杂路径
Quick Start打开 Vivado 2026.1，创建新工程或打开已有工程。完成综合（Synthesis），确保无严重错误。在 Flow Navigato…
2026年Q3 FPGA行业深度观察：智驾同步、CXL挑战、3nm流片与国产EDA突围
2026年第三季度，FPGA行业在汽车智驾、数据中心互连、先进制程与国产工具链四大维度迎来关键进展与争议。从智驾域控中多传感器时间同步方案的热议，到CXL内存池…
准大一新生弯道突围：提前学FPGA，抢占实验室、竞赛、考研先机｜成电国芯官网完整版
拿到录取通知书的电子、自动化、计算机准大一新生，普遍存在三类痛点： 大一空闲时间多，容易沉迷游戏虚度时光，大二申请实验室无基础被拒收； 缺少清晰大学规划，专业课…
Vivado 2026.1 RTL级功耗分析实战指南：仿真调试新功能详解
Quick Start确认已安装Vivado 2026.1或更高版本（该功能在2024.2后逐步增强，2026.1为稳定版）。打开已有RTL工程或新建工程，确保…
Verilog FSM 低功耗设计指南：基于 Gray 编码与三段式结构的实践
Quick Start安装 Vivado 2024.2 或更高版本（支持功耗优化综合策略）。创建一个新工程，器件选择 Xilinx Artix-7 XC7A35…
2026年7月FPGA与芯片产业深度观察：UCIe 2.0、RISC-V大模型推理、国产EDA突破与生态挑战
2026年7月，FPGA与芯片产业在异构集成、开源指令集、国产EDA工具链等多个维度迎来关键进展。UCIe 2.0标准推动FPGA与ASIC/Chiplet的紧…
已显示 12 条
已展示全部