时序约束入门：跨时钟域路径分析与约束实践指南
Quick Start打开Vivado，创建一个新工程（选择目标器件，例如xc7a35tcsg324-1）。添加一个包含两个时钟域（clk_a, clk_b）的…
文章
2191已发布
19本周更新
资讯、专栏与公告
全部
置顶
热门
基于Verilog的AXI4-Lite从机接口设计与验证指南
Quick Start准备环境：安装 Vivado 2022.2 及以上版本，确认仿真器（Xsim 或 ModelSim）可用。创建工程：新建 RTL 工程，选…
2026年7月FPGA与芯片行业深度观察：智驾域控选型争议、国产EDA 7nm突破与RISC-V生态演进
2026年7月，FPGA、芯片与半导体行业迎来多重关键议题：汽车智驾域控中FPGA与ASIC的选型争议因功能安全标准升级再度升温；国产EDA在7nm数字后端布局…
FPGA 边缘 AI 中 INT8 推理的功耗优化实践指南
Quick Start下载并安装 Vivado ML 2025.2（或更新版本），确保已安装 Vitis AI 3.5 库。打开终端，克隆示例工程：git cl…
2026年Q3 FPGA与芯片行业深度观察：稀疏推理瓶颈、Chiplet UCIe 2.0适配与国产EDA AI加速
2026年第三季度，FPGA与芯片行业在AI大模型推理、Chiplet互连标准以及国产EDA工具链三个维度上迎来了关键进展与挑战。AI大模型稀疏推理在FPGA上…
Verilog 跨时钟域同步器设计实战：两级触发器 CDC 实现与仿真指南
Quick Start准备环境：安装 Vivado 2023.2（或更高版本），确保支持 SystemVerilog 与 Xilinx 原语。创建工程：新建 R…
基于HLS的CNN加速器在FPGA上的设计优化指南（2026年Q3）
Quick Start本指南面向希望在FPGA上快速部署卷积神经网络（CNN）加速器的硬件工程师与算法研究人员。通过Vitis HLS（原Vivado HLS）…
2026年Q3 FPGA与芯片产业深度观察：国产RISC-V突破、CXL挑战与生态演进
2026年第三季度，FPGA与芯片产业在多个关键领域迎来标志性进展与深层挑战。国产RISC-V处理器在FPGA上成功启动Linux，标志着国产FPGA在嵌入式计…
2026年FPGA生态深度观察：Chiplet、AI稀疏推理、国产EDA与汽车智驾的十大关键挑战
成电国芯FPGA云课堂特邀小记者林芯语报道。在2026年第一季度，FPGA、芯片与半导体行业正经历一场由异构计算、AI大模型与先进封装驱动的深刻变革。从Chip…
FPGA毕业设计选题：基于RISC-V的简单处理器设计与验证
Quick Start准备环境：安装 Vivado 2024.1（或更新版本），确保包含 RISC-V 工具链（如 riscv64-unknown-elf-gc…
2026年Q3芯片与FPGA产业观察：RISC-V AI加速器、国产EDA突破与汽车域控选型争议
2026年第三季度，半导体与FPGA领域迎来多项关键进展：RISC-V AI加速器在FPGA上的开源参考设计成为边缘AI领域的热点，国产EDA工具在7nm数字后…
2026年Q3半导体与FPGA行业深度观察：大模型推理、国产EDA、Chiplet、RISC-V汽车与数据中心架构融合
2026年第三季度，半导体与FPGA领域呈现出多维度、深层次的变革与争议。从大模型推理中FPGA与GPU的能效比之争，到国产EDA在模拟芯片全流程的突破；从Ch…
已显示 12 条
已展示全部