FPGA小批量量产、AI芯片带宽、EDA云化……这波讨论到底在聊什么
最近和几位做硬件、做逻辑、做采购的朋友聊天，发现一个挺有意思的变化：大家不再只问「这颗芯片能不能跑通」，而是开始追问「它能不能稳定供货」「工具链能不能长期维护」…
文章
2191已发布
21本周更新
资讯、专栏与公告
全部
置顶
热门
FPGA原型、AI写RTL、国产替代……这几条线正在悄悄改写硬件人的日常
最近和几位做 FPGA、芯片验证、数据中心硬件的朋友聊天，发现大家关心的点出奇地一致：不是某个爆款芯片又刷了多少 TOPS，而是那些“跑起来才知道疼”的工程细节…
FPGA 推理加速、Chiplet、车规芯片、国产 EDA、RISC-V：最近这几条线，都在指向同一件事
最近和几位做 FPGA、数字 IC 的朋友聊天，话题从“哪个板子好用”慢慢滑到了“算子适配到底有多痛”“国产 EDA 签核敢不敢用”“RISC-V 上高性能到底…
FPGA原型跑通之后，量产这道坎到底卡在哪？
最近翻看行业里的公开讨论，有个感受越来越明显：大家聊技术的时候，已经不太满足于「这个东西能不能做」，而是开始追问「做完之后怎么落地」。从智驾域控里 FPGA 的…
一块U280 FPGA，把GPT-2 Medium跑成了“命令行聊天机器人”
你训练了一个模型，部署到了云端。但你不知道推理的时候，芯片内部到底发生了什么。今天要讲的项目，把这件事打开了一条缝。 你听说过用FPGA加速大模型，但大多数项目…
400块的FPGA板 + 两块开发板，怎么从零跑通ML硬件加速？
你训练了一个模型，部署到了云端。但如果你想让它跑在只有几毫瓦功耗的嵌入式设备上呢？大多数人会告诉你“这需要ASIC，成本太高”。但这个项目证明，用两块总共不到5…
从OV5640到HDMI：一个完整的Zynq-7020图像处理系统，是怎么从零搭
从OV5640到HDMI：一个完整的Zynq-7020图像处理系统，是怎么从零搭起来的？
不调IP核，纯手写三大通信协议：这个Zynq-7020项目，把“黑盒”拆给你看
你调过UART的波特率，配置过SPI的时钟极性，也给I2C设过从机地址。但如果面试官问“起始位是怎么被采样的”“ACK/NACK在硬件里怎么实现”，你能讲清楚吗…
从 Anthropic 砸 1 亿美元培养万名工程师看 AI 落地人才标准：为什
Anthropic 投入 1 亿美元培养万名前沿部署工程师，解决企业 AI 落地人才荒。深度解析前沿部署工程师四层能力要求，对比 FPGA 行业人才痛点，讲解软…
Verilog 除法器设计
位宽可配置的流水线式定点除法器 1 除法器原理（定点） 和十进制除法类似，计算 27 除以 5 的过程如下所示： 1 0 1 (5) -------…
YOLOv8-FPGA-Accelerator——10个DSP跑32 FPS目标
你训练了一个YOLOv8模型。mAP 68%，参数量也不大。然后你把它部署到Zynq-7020上——DSP用了120%，综合直接爆了。你开始降并行度，从16个输…
一个印度国家级竞赛的官方平台，正在被全球大学生拿来跑RISC-V
1236支队伍、5045名参赛者，用它做出了水面清洁机器人、数字听诊器和森林监测系统。而你，只需要一块Artix-7开发板，就能把整套64位RISC-V SoC…
已显示 12 条
已展示全部