2026年Q2 FPGA行业深度观察：RISC-V Vector 1.0原型验证加速AI芯片设计，国产半导体生态迎来关键拐点
2026年第二季度，FPGA与芯片行业迎来多项里程碑式进展：RISC-V Vector 1.0指令集在FPGA原型验证平台上获得广泛支持，为AI加速器设计提供了…
文章
2191已发布
17本周更新
资讯、专栏与公告
全部
置顶
热门
2026年Q2国产FPGA车规认证加速：ISO 26262 ASIL-D成焦点，智驾域控与EDA工具链同步升级
2026年第二季度，国产FPGA厂商在车规级芯片认证领域迎来关键窗口期。多家厂商公开了功能安全ISO 26262 ASIL-D等级的认证进展，行业普遍认为，随着…
FPGA 在 Vera Robin 机架中实现高速协议桥接的设计指南
Quick Start：快速理解 FPGA 在 Vera Robin 机架中的角色明确场景：Vera Robin 机架是 NVIDIA 在 GTC 2026 展…
Groq 3 LPU 首秀：FPGA 在 AI 推理加速器中的新定位——脉动阵列设计实践指南
Quick Start：在 FPGA 上复现 Groq LPU 风格的推理加速本教程旨在通过 FPGA 实现一个简化的 Groq LPU 推理加速器核心，重点在…
GTC 2026 技术解析：FPGA 在 Vera Robin 平台中的七大核心角色与设计实践
Quick Start：7 分钟了解 FPGA 在 Vera Robin 中的角色本文基于 GTC 2026 公开的 Vera Robin 架构资料，系统解析 …
FPGA跨时钟域同步器设计指南：单比特与多比特处理方法（2026年最新实践）
Quick Start打开Vivado 2025.2（或更高版本），新建一个RTL工程，目标器件选择Xilinx Artix-7 XC7A35T（或任意支持同步…
FPGA时序约束中set_max_delay与set_min_delay的2026年应用场景
概述在FPGA设计中，set_max_delay和set_min_delay是用于约束跨时钟域（CDC）路径、异步接口或组合逻辑环路的时序约束。它们允许设计者手…
2026年Q2半导体与FPGA行业深度观察：混合精度推理、RISC-V原型验证、国产EDA突破与汽车TSN部署加速
2026年第二季度，半导体与FPGA领域迎来多项关键进展：FPGA在AI推理中实现混合精度计算，降低大模型部署门槛；RISC-V Vector 1.0在FPGA…
2026年UCIe 2.0标准加速落地：FPGA桥接芯片量产案例激增，Chiplet互操作生态迎来关键拐点
2026年第二季度，随着UCIe 2.0标准从发布走向实际落地，Chiplet（小芯片）互操作生态迎来关键加速期。FPGA凭借其可编程性、低延迟和灵活桥接能力，…
Verilog 阻塞赋值与非阻塞赋值：常见错误与仿真验证实践指南
Quick Start打开 Vivado 2024.2 或更高版本，创建一个新工程，目标器件选择 Xilinx Artix-7 XC7A35T。新建一个 Ver…
AI+FPGA爆发！2026边缘AI落地潮，FPGA工程师薪资疯涨
2026年，AI不再只活在云端。 边缘AI推理全面爆发，FPGA成最大赢家。 GPU太贵、延迟高；ASIC太定制、周期长；而FPGA—— 低延迟（100ns级）…
2026年Q2 FPGA与芯片产业全景：边缘AI、RISC-V、Chiplet、智驾与数据中心五大趋势深度解读
2026年第二季度，FPGA与芯片产业在边缘AI、RISC-V生态、Chiplet封装、智驾安全及数据中心加速等多个维度迎来关键进展。国产FPGA厂商在动态精度…
已显示 12 条
已展示全部