2026年5月：时序约束入门，新手也能看懂setup和hold
Quick Start打开 Vivado（2024.2 或更新版本），创建新工程，选择器件 xc7a35ticsg324-1L（Artix-7 系列）。添加一个…
文章
2191已发布
17本周更新
资讯、专栏与公告
全部
置顶
热门
2026年Q2 FPGA仿真工具对比：ModelSim vs VCS 选型与实施指南
Quick Start：30分钟跑通两个仿真器本指南旨在帮助工程师在30分钟内完成ModelSim与VCS两个仿真器的环境搭建与基本仿真流程，从而快速评估两者差…
FPGA入门项目实战：LED流水灯到UART通信的进阶
Quick Start步骤一：下载并安装 Vivado 2023.2（或更高版本），选择 Artix-7 系列器件（如 XC7A35T）。步骤二：创建新工程，选…
2026年5月：Verilog基础语法速成，新手避坑指南
Quick Start本指南面向零基础或刚入门的FPGA学习者，目标是在30分钟内掌握Verilog最核心的语法子集，并避开新手最常见的陷阱。以下是最短路径：步…
2026年Q2 FPGA入门指南：从零开始选择与上手开发板
Quick Start：最短路径跑通第一个LED闪烁步骤一：购买一块入门级开发板（如 Xilinx Artix-7 35T 或 Intel Cyclone IV…
FPGA新手必读：2026年入门路线图与资源推荐
Quick Start：最短路径跑通第一个FPGA工程安装Vivado 2025.2或更高版本（免费WebPACK版即可），下载链接见Xilinx官网。安装时勾…
2026年Q2 FPGA与芯片行业深度观察：Chiplet、国产EDA、AI边缘部署与功能安全新趋势
2026年第二季度，FPGA与芯片行业迎来多个关键转折点：Chiplet互连标准UCIe 2.0推动FPGA桥接芯片设计需求激增，国产EDA工具在7nm以下先进…
FPGA时序约束方法——时钟产生和分发设计指南
《FPGA时序约束方法——时钟产生和分发设计指南》为FPGA设计工程师提供了全面的时序约束指导。文档深入解析了时钟的产生与分发设计，帮助用户优化时钟信号的质量与…
Verilog中generate语句高级用法与综合优化实践指南
Quick Start准备 Vivado 2024.2 或更高版本，新建一个 RTL 工程，选择任意 7 系列或 Ultrascale+ 器件（如 xc7k32…
FPGA时序约束实战指南：set_input_delay与set_output_delay的设计与验证
Quick Start打开 Vivado 2023.2，创建新工程，选择器件（如 xc7a35tcsg324-1）。添加顶层 RTL 文件（如 top.v），包…
2026年FPGA行业趋势深度解析：UCIe 2.0、RISC-V、国产EDA与AI部署的关键突破与挑战
随着半导体行业进入后摩尔时代，FPGA凭借其可编程、低延迟、并行计算等特性，在Chiplet互连、AI推理加速、自动驾驶功能安全等前沿领域扮演着日益关键的角色。…
FPGA在数据中心网络加速中的P4可编程实现：上手指南与实施手册
Quick Start安装Vivado 2023.2及以上版本，并确保包含Vitis HLS与P4-SDNet（或P4-to-FPGA工具链，如Xilinx P…
已显示 12 条
已展示全部