FPGA仿真中UVM验证环境搭建指南：从Quick Start到调试排障
Quick Start步骤1：安装支持SystemVerilog的仿真器（如QuestaSim 2024.3+、VCS 2025.06+、Xsim 2025.2…
文章
2191已发布
17本周更新
资讯、专栏与公告
全部
置顶
热门
FPGA 在智驾域控中实现多传感器时间同步与预融合的设计指南
Quick Start准备一块支持多传感器接口的 FPGA 开发板（如 Xilinx Zynq UltraScale+ MPSoC 或同等级别），并安装 Viv…
RISC-V Vector扩展在FPGA上实现AI推理加速：设计指南与验证实践
Quick Start本指南将引导你在FPGA上部署RISC-V Vector扩展（V扩展）核心，并运行一个简单的AI推理任务（如4×4 int8矩阵乘法）。你…
2026年5月：国产FPGA在AI边缘量化推理中部署率攀升——技术解读与工程实施指南
Quick Start环境准备：安装国产FPGA厂商（如安路、紫光同创、高云）最新EDA工具（例如TD 5.0+、PDS 2025.1+、Gowin IDE 1…
数据中心FPGA加速卡CXL 3.0内存池化实施指南：从工程搭建到性能验证
Quick Start准备支持CXL 3.0的FPGA开发板（如Xilinx Alveo U55C或Intel Agilex 7系列），并安装对应EDA工具（V…
FPGA时序约束中多周期路径的常见错误与修复指南
Quick Start步骤一：准备Vivado工程（2024.2或更新版本），打开已综合或实现的设计。步骤二：打开Tcl Console，输入report_ti…
开源FPGA工具链对国产FPGA架构适配进入量产验证阶段：技术解读与工程影响分析
Quick Start：从下载到运行第一个量产级测试步骤1：访问开源工具链项目仓库（如 YosysHQ/nextpnr 或国产分支），下载对应国产 FPGA 器…
AI辅助EDA工具在FPGA布局布线中实现10%时序提升：实施指南与原理分析
Quick Start安装支持AI辅助布局布线（AI-assisted P&R）的EDA工具，例如Xilinx Vivado ML Edition 20…
Verilog中阻塞与非阻塞赋值综合结果深度对比
Quick Start准备 Vivado 2023.2 或更高版本，新建一个 RTL 工程，目标器件选 xc7a35ticsg324-1L（Artix-7）。编…
FPGA时序约束中多周期路径的常见错误与修复实践指南
Quick Start步骤一：确认设计中哪些路径是真正的多周期路径（如跨时钟域的使能信号、慢速使能驱动的数据路径）。步骤二：打开 Vivado 或 Quartu…
2026年Q2：FPGA仿真中SystemVerilog断言覆盖率分析实战
Quick Start准备环境：安装 Vivado 2024.2（或更新版本）与 Modelsim/Questa 2024.1。创建工程：在 Vivado 中新…
FPGA时序收敛中时钟偏斜的实时诊断与消除方法——实施指南（2026年5月版）
Quick Start准备 Vivado 2025.2 或更高版本（含 Clock Skew 实时仪表盘），打开一个已综合的实现工程。运行 report_clo…
已显示 12 条
已展示全部