Verilog阻塞与非阻塞赋值综合结果深度对比：移位寄存器设计与验证指南
Quick Start（快速上手）打开Vivado 2025.2（或更高版本），创建新工程，选择器件xc7a35ticsg324-1L（Artix-7）。新建两…
文章
2191已发布
17本周更新
资讯、专栏与公告
全部
置顶
热门
FPGA时序约束中多周期路径的常见错误与修复实践指南
Quick Start打开 Vivado 2024.2（或更高版本），创建一个新工程，目标器件选择 xcku035-ffva1156-2-e（UltraScal…
FPGA时序约束中多周期路径的常见错误与修复：上手指南
Quick Start准备 Vivado 2024.2 或更高版本（或 Quartus Prime Pro 24.3+），新建一个包含时钟频率 100 MHz（…
2026年Q2 FPGA与芯片行业深度观察：RISC-V、AI辅助EDA、汽车安全、CXL内存池化等六大热点解析
2026年第二季度，FPGA与芯片行业在多个前沿领域迎来关键进展：RISC-V Vector扩展在FPGA上加速AI推理、国产EDA厂商推出AI辅助布局布线工具…
2026年Q2 FPGA与芯片行业深度观察：国产替代、AI加速与开源生态的交叉路口
2026年第二季度，FPGA与芯片行业在多个维度迎来关键进展：国产FPGA在5G基站前传实现商用部署，AI大模型训练中FPGA被用于梯度压缩与通信加速，开源ED…
2026年5月：Verilog中跨时钟域同步的常见错误与修复方法
Quick Start打开Vivado 2024.2（或更高版本），新建RTL工程，目标器件选择Xilinx Artix-7 XC7A35T。创建顶层模块 to…
基于AXI4-Stream的实时音频流处理设计指南（2026年Q2）
Quick Start在Vivado 2024.2中创建新工程，选择xc7z020clg484-1（Zynq-7020）作为目标器件。添加AXI4-Stream…
2026年Q2芯片与FPGA行业深度观察：RISC-V安全启动、Chiplet原型验证与AI硬件新格局
2026年第二季度，芯片与FPGA领域迎来多个关键趋势的交汇：RISC-V软核在AI边缘安全启动中崭露头角，大模型推理芯片的Chiplet设计加速依赖FPGA原…
FPGA仿真中SystemVerilog覆盖率驱动验证实施指南
Quick Start安装支持 SystemVerilog 的仿真器（如 Vivado Simulator 2024.2+、Questa/ModelSim 20…
2026年Q2半导体与FPGA行业深度观察：AI数据中心、大模型Chiplet与国产化进程
2026年第二季度，半导体与FPGA领域正经历多重技术变革：AI数据中心光互连架构加速演进，大模型推理芯片Chiplet设计依赖FPGA原型验证，国产EDA与R…
2026年Q2：FPGA时序约束中多周期路径（Multicycle Path）的工程实践
Quick Start打开 Vivado 2024.2（或更高版本），新建工程，选择器件 xc7a35tcsg324-1（Artix-7 示例）。编写一个计数器…
基于AXI4-Stream的实时视频帧缓存设计指南
Quick Start下载并安装Vivado 2023.2或更高版本（推荐2024.1），确保支持Kintex-7或Artix-7系列器件。新建RTL工程，选择…
已显示 12 条
已展示全部