FPGA时序约束：2026年Q2多时钟域设计中CDC同步器选型指南
Quick Start打开Vivado 2024.2（或更高版本），创建新工程，器件选择Xilinx Artix-7 XC7A35T（示例）。编写一个双时钟域顶…
文章
2191已发布
11本周更新
资讯、专栏与公告
全部
置顶
热门
FPGA竞赛：2026年Q2备赛选题聚焦端侧AI推理与多传感器融合
Quick Start步骤一：下载并安装 Vivado 2024.2（或更高版本），确保支持所选 FPGA 器件（如 Xilinx Artix-7 / Zynq…
基于国产FPGA的实时图像边缘检测系统设计与实现——毕业设计实施指南
Quick Start下载并安装 EDA 工具（如 Vivado 2023.2 或更高版本，或国产 EDA 如 Pango Design Suite 2024.…
基于国产FPGA的实时图像边缘检测系统设计与实现指南（2026年毕设）
Quick Start下载并安装国产FPGA EDA工具（如安路TD 5.6.4或紫光同创PDS 2024.2），创建空白工程，选择目标器件（例如安路EG4S2…
基于国产FPGA的实时图像边缘检测系统设计指南
Quick Start安装EDA工具（如上海安路Anlogic TD 5.0+或紫光同创PDS 2025+），并确保License可用。准备一块国产FPGA开发…
FPGA入门实践指南：从Verilog计数器到时序收敛（2026年Q2版）
Quick Start本指南面向FPGA初学者，以Xilinx Vivado工具链和Artix-7开发板为载体，通过一个4位二进制计数器项目，完整演示从Veri…
FPGA入门实践指南：从Verilog计数器到时序收敛（2026年Q2）
Quick Start安装Vivado：下载并安装Vivado 2024.2或更高版本（推荐2025.1或2026.1预览版），确保包含Vivado Simul…
FPGA入门实践指南：从Verilog到时序收敛（2026年Q2）
Quick Start（快速上手）安装Vivado 2024.2（或更高版本），选择“Vivado HL WebPACK”即可涵盖入门所需功能。下载官方Xili…
SystemVerilog仿真：2026年用UVM寄存器模型加速FPGA验证的实践
Quick Start准备环境：安装 Vivado 2025.2（含 Xsim）或 Questa 2024.3，确认 UVM 1.2 库已集成。创建工程：在 V…
SystemVerilog仿真：2026年用UVM寄存器模型加速FPGA验证的实践
Quick Start步骤1：安装支持SystemVerilog-2012的仿真器（如QuestaSim 2025.1或VCS 2025.06），并确认UVM-…
SystemVerilog仿真：2026年用UVM寄存器模型加速FPGA验证的实践
Quick Start步骤一：安装支持SystemVerilog和UVM 1.2的仿真器（如Vivado Simulator 2024.2+、QuestaSim…
Verilog实战：用状态机实现AXI4-Lite接口的常见陷阱与设计指南
Quick Start安装 Vivado 2024.2 或更高版本（推荐 2025.1），创建 RTL 工程，目标器件选择 Xilinx Artix-7 XC7…
已显示 12 条
已展示全部