Verilog实战：2026年5月用状态机实现AXI4-Lite接口的常见陷阱
Quick Start步骤1：在Vivado 2024.2中创建新工程，器件选择Xilinx Artix-7 XC7A35T-1CSG324C（或等效）。步骤2…
文章
2191已发布
11本周更新
资讯、专栏与公告
全部
置顶
热门
FPGA时序约束：多时钟域CDC同步器选型与实施指南
Quick Start打开 Vivado 2026.1，创建新工程，器件选择 Xilinx Artix-7 XC7A35T（示例）。添加两个时钟源：clk_a（…
FPGA上实现轻量级卷积神经网络推理的优化指南（2026年5月版）
Quick Start下载并安装Vivado 2024.2（或更新版本），确保已安装Vitis HLS 2024.2组件。克隆或创建工程目录：mkdir cnn…
FPGA上实现轻量级卷积神经网络推理的优化指南（2026年5月版）
Quick Start环境准备：安装 Vivado 2024.2 或更高版本（推荐 2025.1），并确认已安装 Vitis HLS 或 HLS 组件。获取示例…
FPGA时序约束：跨时钟域同步器设计的黄金法则与实践指南
Quick Start 快速上手指南本指南旨在帮助工程师快速掌握跨时钟域（CDC）同步器的设计与约束方法。以下步骤以 Vivado 2025.2 和 Artix…
FPGA时序约束：跨时钟域同步器设计实现指南
Quick Start打开Vivado 2026.1（或对应版本），创建新工程，选择目标器件（如Xilinx Artix-7 XC7A35T）。添加两个时钟源：…
Verilog实战：2026年用状态机实现SPI协议的正确打开方式
Quick Start在Vivado 2024.2中新建工程，器件选择XC7A35T-2CSG324C（Arty A7-35T）。创建顶层文件spi_maste…
2026年Q2 FPGA行业深度观察：AI数据中心、国产边缘部署与开源EDA生态加速演进
2026年第二季度，FPGA行业在AI数据中心、工业边缘智能、开源EDA工具链以及先进封装等多个维度展现出加速演进的态势。从AI数据中心DPU中FPGA实现可编…
炸场！112亿天价收购！FPGA巨头莱迪思放大招
半导体圈又爆超级并购！低功耗 FPGA 大厂莱迪思 Lattice官宣斥16.5 亿美元（约 112.52 亿人民币）全资收购固件行业龙头AMI（安迈）2026…
Verilog实战：2026年5月用状态机实现UART协议避坑指南
Quick Start步骤1：安装Vivado 2024.2（或更高版本），并确认支持目标器件（如Artix-7 XC7A35T）。步骤2：新建工程，选择器件型…
FPGA时序约束：2026年Q2多时钟域分析工具新特性——上手指南与实施手册
Quick Start步骤一：安装 Vivado 2026.1（或 Quartus Prime Pro 24.3+），确保包含最新多时钟域分析引擎。步骤二：打开…
2026年Q2 FPGA行业趋势深度解析：AI数据中心、国产EDA、RISC-V汽车与就业市场新动向
2026年第二季度，FPGA行业在AI数据中心、国产EDA工具链、RISC-V汽车认证、就业市场及竞赛生态等多个维度迎来显著变化。作为面向FPGA、芯片、嵌入式…
已显示 12 条
已展示全部