FPGA工程师面试时序分析高频题：解题思路与上手指南
Quick Start准备环境：安装 Vivado 2024.2 或更高版本（示例配置），确保支持目标器件（如 Xilinx Artix-7 或 Versal …
文章
2191已发布
10本周更新
资讯、专栏与公告
全部
置顶
热门
基于RISC-V软核的智能传感器数据采集系统——FPGA毕业设计实施指南
Quick Start安装 Vivado 2023.2 或更高版本（含 Vitis 嵌入式开发套件）。下载并配置开源 RISC-V SoC 项目（推荐 VexR…
FPGA工程师面试时序分析高频题与解题思路指南
Quick Start：时序分析面试准备速览时序分析是FPGA设计中的核心环节，面试中常围绕建立时间、保持时间、时序裕量计算、违例修复和跨时钟域处理等知识点展开…
国产FPGA在工业以太网（EtherCAT）控制器中的替代方案：上手指南与实施手册（2026版）
Quick Start准备开发板：使用安路科技 EG4S20（或高云 GW2A-18）FPGA 开发板，确保板载至少 100MHz 晶振、2 个以太网 PHY（…
FPGA毕业设计：基于RISC-V软核的智能传感器数据采集系统
Quick Start步骤1：在Vivado中创建新工程，选择xc7a35tcsg324-1（Arty A7-35T示例）作为目标器件。步骤2：从GitHub克…
FPGA动态重配置在AI边缘设备中的2026年新应用：实施手册与设计指南
Quick Start准备硬件平台：选择支持动态重配置的FPGA（如Xilinx Zynq UltraScale+ MPSoC或AMD Versal系列），并确…
国产FPGA在工业以太网（EtherCAT）控制器中的2026年替代方案
Quick Start步骤1：准备硬件平台 – 使用一款支持LVDS接口的国产FPGA开发板（如安路EG4S20、紫光同创Logos-2、高云GW5A系列），确…
跨时钟域设计：异步FIFO深度计算与Verilog实现2026版
Quick Start准备环境：安装Vivado 2024.2或更高版本（或Quartus Prime 24.x），确保支持SystemVerilog-2012…
跨时钟域设计：异步FIFO深度计算与Verilog实现2026版
Quick Start步骤一：在Vivado 2024.2（或更高版本）中新建工程，目标器件选 Xilinx Artix-7 XC7A35T（或等效）。步骤二：…
FPGA时序约束中set_clock_groups与set_false_path的2026年最佳实践
Quick Start打开Vivado 2024.2（或更高版本）工程，确认已综合或实现过设计。在Tcl控制台或XDC文件中，用report_clock_int…
FPGA时序约束中set_clock_groups与set_false_path的设计实践指南
Quick Start步骤1：打开Vivado 2026.1（或对应版本），创建或打开一个已综合的设计。步骤2：在Tcl控制台或XDC文件中，确认所有时钟已通过…
基于FPGA的实时视频流H.265编码器设计入门
Quick Start步骤1：下载并安装 Vivado 2023.2（或更高版本），确保包含 H.265 编码器 IP 核（如 Xilinx Video Cod…
已显示 12 条
已展示全部