文章

2191已发布
10本周更新

资讯、专栏与公告

全部文章

2026年FPGA行业趋势深度解读:AI大模型、RISC-V融合与国产替代加速

作为「成电国芯 FPGA 云课堂」特邀小记者,林芯语为您带来本期深度报道。基于近期行业智能热点梳理,我们聚焦FPGA在AI大模型推理、RISC-V融合SoC、国…

基于FPGA的FIR低通滤波器设计与仿真验证指南

Quick Start(快速上手)安装Vivado 2020.1及以上版本,并确保已添加Xilinx器件库(如Artix-7)。创建新工程,选择目标器件(例如 …

FPGA状态机编码方式对比设计指南:二进制、格雷码与独热码

Quick Start在 Vivado 或 Quartus 中新建工程,选择目标器件(如 Xilinx Artix-7 XC7A35T)。创建顶层模块,定义状态…

跨时钟域设计实践:异步FIFO与握手协议的实现与验证指南

Quick Start(快速上手)安装 Vivado 2023.1 以上版本,并新建一个 RTL 工程,目标器件选择 Xilinx Artix-7 XC7A35…

基于FPGA的边缘推理低功耗设计指南:从原理到实现

Quick Start:快速上手FPGA边缘推理低功耗方案本指南旨在帮助工程师在边缘推理场景(如智能摄像头、无人机、工业传感器)中,利用FPGA实现低功耗推理部…

FPGA大赛经验分享:如何高效完成系统级设计

Quick Start步骤1:确认大赛题目要求,提取核心功能模块(如数据采集、处理、输出)。步骤2:搭建开发环境,安装Vivado或Quartus Prime对…

2026年FPGA行业趋势深度观察:边缘AI、汽车安全与国产生态的机遇与挑战

作为「成电国芯 FPGA 云课堂」特邀小记者,林芯语为您带来2026年FPGA行业最新动态的深度报道。本期内容聚焦于边缘AI部署、汽车功能安全、国产FPGA生态…

Vivado时序约束实战指南:基于Tcl脚本的自动化路径优化与验证

Quick Start打开Vivado工程,确认综合或实现已完成,生成对应的.dcp设计检查点文件。在Tcl控制台或脚本中运行 open_checkpoint …

FPGA跨时钟域同步:基于双寄存器握手协议的Verilog实现指南

Quick Start准备开发环境:安装 Vivado 或 Quartus(推荐 Vivado 2019.1 及以上版本)。新建工程:选择目标器件,例如 Xil…

FPGA学习路线:从零基础到项目实战的三个月计划

Quick Start本路线假设你已具备数字电路基础(与或非门、触发器、计数器概念),但零 FPGA 经验。以下步骤让你在 3 个月内完成从环境搭建到独立完成一…

FPGA毕业设计实践:智能家居语音控制系统的设计与实现

Quick Start(快速上手)准备硬件:一块 Xilinx Artix-7 FPGA 开发板(如 Basys 3)、一个 PDM 麦克风模块(如 SPH06…

2026年FPGA工程师薪资报告:基于技能与经验的数据分析指南

Quick Start确认目标行业(通信、AI、汽车、军工)并定位岗位级别(初级/中级/高级/专家)。收集近一年招聘平台(如猎聘、BOSS直聘、拉勾)的FPGA…

已显示 12 条

已展示全部