文章
2191已发布
11本周更新
资讯、专栏与公告
全部
置顶
热门
FPGA 时序约束实战：90% 的工程师都栽在时序收敛
很多人写 Verilog 代码，仿真结果一切正常，一上板就随机出错、偶发 bug，综合后报大量时序违例。不少初学者甚至初级工程师，只关注功能仿真是否通过，完全忽…
Verilog 跨时钟域打两拍仍偶发报错，怎么排
跨时钟域只打两拍，仿真干净、上板偶发挂死，这类问题在 Verilog 工程里很常见。本文按排错实录走一遍：复现现象、列排查清单、定位根因，最后给出能验收的修法。…
掌握安路 / 紫光同创 / 高云国产 FPGA 全流程开发
掌握安路 / 紫光同创 / 高云国产 FPGA 全流程开发
扫清FPGA入门、课程、竞赛、就业全部疑问
扫清 FPGA 入门、课程、竞赛、就业全部疑问
FPGA 电子设计竞赛备赛指南：推荐项目方向、模块库、时间规划与答辩要点
电子设计竞赛是电子类专业含金量极高的学科竞赛，FPGA 赛道每年都有大量队伍参赛。很多队伍备赛时容易陷入两种误区：要么前期埋头写底层模块，比赛时来不及搭建完整系…
FPGA 毕业设计选题推荐：高通过率、容易出彩、可延伸求职的课题清单
对于电子、自动化、集成电路专业学生来说，FPGA 毕设选题是第一道难关。很多同学选题时容易走向两个极端：要么题目过于简单，只有基础点灯、串口，答辩没有亮点，无法…
从报名到决赛——FPGA大赛全流程拆解与时间线规划
从报名到决赛——FPGA大赛全流程拆解与时间线规划
从OV5640到HDMI：一个完整的Zynq-7020图像处理系统，是怎么从零搭
从OV5640到HDMI：一个完整的Zynq-7020图像处理系统，是怎么从零搭起来的？
YOLOv8-FPGA-Accelerator——10个DSP跑32 FPS目标
你训练了一个YOLOv8模型。mAP 68%，参数量也不大。然后你把它部署到Zynq-7020上——DSP用了120%，综合直接爆了。你开始降并行度，从16个输…
一个印度国家级竞赛的官方平台，正在被全球大学生拿来跑RISC-V
1236支队伍、5045名参赛者，用它做出了水面清洁机器人、数字听诊器和森林监测系统。而你，只需要一块Artix-7开发板，就能把整套64位RISC-V SoC…
FPGA 竞赛初赛怎么过？技术报告、演示视频与 10 个常见错误
初赛不看你代码写得多优雅，评委只能看到你的报告和一段视频——很多队伍的技术不差，是死在这两份材料上。
已显示 12 条
已展示全部