RISC-V多核SoC开发中FPGA原型验证实施指南
本文档旨在为开发者提供一份关于如何将FPGA原型验证高效、可靠地嵌入RISC-V多核SoC开发流程的实践指南。我们将聚焦于将FPGA原型验证从简单的功能“跑通”…
文章
2189已发布
1本周更新
资讯、专栏与公告
全部
置顶
热门
基于FPGA的边缘AI推理加速器上手指南：从模型到硬件的定制化实现
随着边缘计算与人工智能应用的深度融合，边缘AI芯片架构正朝着异构化、可定制化与能效优先的方向加速演进。在这一趋势下，FPGA凭借其硬件可重构的天然优势，成为应对…
FPGA在边缘AI推理中的可定制化架构实践指南（2026趋势分析）
随着边缘计算与人工智能应用的深度融合，2026年的边缘AI芯片架构正朝着异构化、可重构与极致能效比的方向演进。传统的固定功能ASIC与通用处理器（CPU/GPU…
FPGA VGA显示控制器设计与实现指南：从时序生成到图像叠加
本文档提供一套完整的、可复现的FPGA VGA显示控制器设计与实现方案。方案覆盖从基础时序生成、像素数据流控制，到多图层叠加显示的核心流程，旨在帮助开发者快速构…
有限状态机（FSM）Verilog编码实践指南：一段式、两段式与三段式对比与实现
有限状态机（Finite State Machine, FSM）是数字逻辑设计的核心模式，用于描述具有有限个状态、并依据特定输入条件进行状态转移的系统。在Ver…
基于FPGA的边缘AI可定制化推理加速：2026架构趋势与实施指南
随着边缘计算对低延迟、高能效和强隐私性的需求日益严苛，固定架构的ASIC与通用处理器在应对快速演化的AI算法时渐显疲态。FPGA凭借其硬件可重构性，在实现可定制…
Verilog有限状态机高效编码实践指南：一段式、两段式与三段式对比
有限状态机（Finite State Machine, FSM）是数字逻辑设计的核心模式，用于描述具有有限个状态并按特定规则在这些状态间转换的系统。在Veril…
有限状态机（FSM）Verilog编码实践指南：一段式、两段式与三段式对比与实现
有限状态机（Finite State Machine, FSM）是数字逻辑设计的核心范式，广泛应用于控制流、通信协议和序列检测等场景。在Verilog HDL中…
Verilog有限状态机（FSM）编码实践指南：一段式、两段式与三段式对比
有限状态机（Finite State Machine, FSM）是数字逻辑设计的核心范式，广泛应用于控制流、协议实现与序列检测等场景。在Verilog HDL中…
FPGA跨时钟域处理（CDC）实战：从理论到同步器设计
跨时钟域（CDC）处理是FPGA设计中确保信号在不同时钟域间可靠传递的核心技术。不当的CDC设计是导致亚稳态、数据错误和系统崩溃的主要原因。本文提供一套从理论到…
FPGA开发中Vivado与ModelSim联合仿真的高效配置方法
在FPGA开发流程中，仿真验证是确保设计功能正确性的关键环节。Vivado作为Xilinx主流的集成开发环境，其内置仿真器（XSim）功能强大，但在处理复杂验证…
Verilog有限状态机编码风格对比与实践指南：一段式、两段式与三段式
有限状态机（Finite State Machine, FSM）是数字逻辑设计的核心控制骨架，其Verilog编码风格直接决定了代码的可读性、可维护性、综合后的…
已显示 12 条
已展示全部