FPGA跨时钟域（CDC）处理设计指南：同步器实现与验证实践
跨时钟域（CDC）处理是FPGA设计中确保信号在不同时钟域间可靠传递的关键技术。不当的CDC设计会引入亚稳态，导致系统功能紊乱。本指南提供一套从理论到工程落地的…
文章
2189已发布
1本周更新
资讯、专栏与公告
全部
置顶
热门
FPGA实现千兆以太网MAC控制器：UDP协议栈设计与验证
本文档提供基于FPGA的千兆以太网MAC控制器与UDP协议栈的完整实现与验证指南。内容涵盖从环境搭建、RTL设计、约束编写到仿真验证与上板测试的全流程，旨在帮助…
FPGA跨时钟域（CDC）设计实践指南：基于异步FIFO的实现与验证
跨时钟域（CDC）处理是FPGA设计中确保信号在不同时钟域间可靠传递的核心技术。不当的CDC设计会引发亚稳态传播，导致难以复现和调试的系统功能错误。本指南旨在提…
Verilog阻塞与非阻塞赋值：设计指南与常见陷阱解析
在Verilog硬件描述语言中，阻塞赋值（=）与非阻塞赋值（<=）是两种核心的赋值方式，它们直接决定了数字电路的行为模型与仿真结果。理解其本质差异并规避常…
Verilog阻塞赋值与非阻塞赋值：设计指南与常见陷阱解析
在Verilog硬件描述语言中，赋值语句是构建数字逻辑行为模型的核心。其中，阻塞赋值（=）与非阻塞赋值（<=）的差异，是初学者乃至有经验的设计者都必须深刻…
Verilog阻塞与非阻塞赋值：设计指南与常见陷阱解析
在Verilog硬件描述语言中，赋值语句是构建数字逻辑行为最核心的要素之一。其中，阻塞赋值（=）与非阻塞赋值（<=）的差异，是区分软件思维与硬件思维的关键…
Chiplet系统级验证中的FPGA原型验证实施指南
随着Chiplet（芯粒）技术成为高性能计算与异构集成的主流方案，其系统级验证的复杂度呈指数级增长。传统的软件仿真与硬件仿真器（Emulator）在验证包含多个…
2026年FPGA原型验证在Chiplet系统级验证中的关键作用与流程
随着Chiplet（芯粒）技术成为高性能计算与异构集成的主流，系统级验证的复杂度呈指数级增长。传统的软件仿真与硬件仿真器（Emulator）在验证周期与成本上面…
FPGA实现千兆以太网MAC控制器：UDP协议栈设计与验证
本文档详细描述了在FPGA上实现一个完整的千兆以太网MAC控制器，并集成UDP协议栈的设计、实现与验证流程。该设计遵循IEEE 802.3标准，支持GMII/R…
AI大模型训练芯片Chiplet互连设计与验证指南（2026）
随着AI大模型参数规模突破万亿量级，单颗芯片面临的算力与内存墙瓶颈日益严峻。Chiplet（芯粒）技术通过将复杂SoC分解为多个功能模块，再利用先进封装与高速互…
2026年芯片设计验证岗位能力模型：从UVM到FPGA原型验证
随着芯片规模与复杂度指数级增长，验证已成为决定项目成败的关键环节。本指南旨在为验证工程师或希望转型验证的开发者，提供一条从传统UVM验证到FPGA原型验证的清晰…
FPGA MIPI CSI-2图像传感器接口接收逻辑设计与实现指南
本文档旨在提供一套完整的、基于纯RTL实现的FPGA端MIPI CSI-2图像传感器接口接收逻辑设计方案。方案不依赖专用IP，核心目标是帮助工程师深入理解协议机…
已显示 12 条
已展示全部