FPGA静态时序分析（STA）实践指南：建立时间与保持时间的设计验证
静态时序分析（Static Timing Analysis, STA）是保障FPGA设计在目标频率下稳定运行的核心流程。其中，建立时间（Setup Time）与…
文章
2189已发布
1本周更新
资讯、专栏与公告
全部
置顶
热门
FPGA端MIPI CSI-2图像传感器接口接收逻辑设计与实现指南
本文档提供一套基于Xilinx 7系列及以上FPGA的MIPI CSI-2接收端完整设计方案与实施流程。方案核心在于利用FPGA的SelectIO接口资源，通过…
FPGA静态时序分析（STA）实践指南：建立时间与保持时间的设计验证
本文旨在为FPGA设计者提供一套关于静态时序分析（Static Timing Analysis, STA）核心概念——建立时间（Setup Time）与保持时间…
FPGA低功耗设计实施指南：时钟门控与电源门控工程实践
在FPGA系统设计中，功耗优化已成为与性能、面积同等重要的设计目标。总功耗主要由动态功耗（开关活动引起）和静态功耗（漏电流引起）构成。随着工艺节点不断微缩，静态…
FPGA数字下变频（DDC）与数字上变频（DUC）实现指南
数字下变频（DDC）与数字上变频（DUC）是现代软件无线电（SDR）与通信系统的基石。它们分别承担着将高频信号搬移至基带进行低速率处理，以及将基带信号搬移至目标…
FPGA MIPI CSI-2图像传感器接收端逻辑设计与实现指南
本文档旨在提供一套完整、可落地的FPGA MIPI CSI-2接收端（RX）逻辑设计实施方案。MIPI CSI-2是移动产业处理器接口联盟制定的摄像头串行接口标…
FPGA实现AXI4总线协议：Master与Slave接口设计实战
AXI4（Advanced eXtensible Interface 4）是ARM AMBA协议家族中的关键成员，已成为高性能片上系统（SoC）和FPGA内部互…
FPGA数字上下变频（DDC/DUC）设计实现指南
数字下变频（DDC）与数字上变频（DUC）是软件定义无线电（SDR）、无线通信及雷达信号处理链路中的核心模块。DDC负责将高频带通信号下变频至基带并进行降采样，…
FPGA数字下变频（DDC）与数字上变频（DUC）的设计与实现
数字下变频（DDC）与数字上变频（DUC）是软件定义无线电（SDR）、无线通信、雷达信号处理等领域的核心数字信号处理模块。DDC负责将高频带通信号搬移至基带并进…
SystemVerilog Assertions (SVA) 在FPGA验证中的高效应用
SystemVerilog Assertions (SVA) 是验证数字设计功能正确性的强大工具。在 FPGA 开发流程中，SVA 不仅能用于仿真验证，其可综合…
FPGA低功耗设计实施指南：时钟门控与电源门控的工程实践
在FPGA设计中，功耗已成为与性能、面积同等重要的关键指标。本文聚焦于两种核心的动态功耗管理技术——时钟门控与电源门控，提供从原理到上板验证的完整工程实践指南。…
FPGA低功耗设计技巧：时钟门控与电源门控的工程实践
在FPGA设计中，功耗已成为与性能、面积同等重要的关键指标。本文聚焦于两种最核心的动态功耗管理技术——时钟门控与电源门控，提供从原理到上板验证的完整工程实践指南…
已显示 12 条
已展示全部