FPGA实现DDR3/DDR4控制器：初始化、读写时序与校准
本文档旨在为FPGA工程师提供一套完整、可实施的DDR3/DDR4控制器设计与集成指南。DDR SDRAM接口是高速数字系统中的关键瓶颈，其控制器设计涉及复杂的…
文章
2189已发布
1本周更新
资讯、专栏与公告
全部
置顶
热门
SystemVerilog FPGA验证实践指南：从接口封装到覆盖率收集
本文旨在为FPGA开发者提供一份关于SystemVerilog（SV）在FPGA验证中应用的实施手册。我们将遵循“先跑通，再精通”的原则，首先通过一个完整的验证…
SystemVerilog在FPGA验证中的应用：从接口到覆盖率
本文档旨在为FPGA开发者提供一套基于SystemVerilog（SV）的、可落地的验证实施路径。我们将从最简验证环境搭建开始，逐步深入到接口封装、断言应用与覆…
FPGA时序收敛实战：如何高效分析并修复时序违例
时序收敛是FPGA设计从功能正确走向稳定可用的关键一步。时序违例不仅意味着设计可能无法在目标频率下工作，更揭示了潜在的设计缺陷。本文旨在提供一套系统化、可操作的…
Verilog编码风格指南：可综合与不可综合语句的边界与陷阱
在FPGA开发中，Verilog代码的最终目标是生成可在硬件上高效、可靠运行的电路。理解并严格遵守可综合（Synthesizable）与不可综合（Non-syn…
FPGA图像处理实战：基于Vivado HLS的实时边缘检测系统设计
本指南旨在指导您完成一个基于Vivado HLS（高层次综合）的实时图像边缘检测系统的FPGA实现。系统核心是将Sobel边缘检测算法从C/C++描述通过HLS…
2026年FPGA在端侧AI视觉Transformer模型部署中的优化策略
随着视觉Transformer（ViT）模型在图像分类、目标检测等任务中展现出超越传统CNN的性能，其在端侧设备（如智能摄像头、机器人、AR/VR设备）的部署需…
FPGA图像处理实战：基于Vivado HLS的实时边缘检测系统设计
本指南旨在指导您完成一个基于Vivado HLS（高层次综合）的实时图像边缘检测系统的FPGA实现。我们将采用Sobel算子作为核心算法，构建一个从C/C++算…
FPGA图像处理实战：基于Vivado HLS的实时边缘检测系统设计
本工程旨在构建一个基于Vivado HLS（高层次综合）的实时图像边缘检测系统。我们将采用经典的Sobel算子，通过HLS将C/C++算法直接转换为可综合的RT…
FPGA图像处理系统开发上手指南：基于获奖项目的工程实践复盘
本文旨在通过复盘一个典型的全国大学生集成电路创新创业大赛（集创赛）FPGA赛道获奖项目，系统性地提炼从选题、架构设计到RTL实现、优化验证的全流程技术要点与工程…
Verilog可综合编码实践指南：边界、陷阱与硬件实现
在FPGA设计流程中，Verilog代码的最终目标是生成能够在目标硬件上正确运行的比特流。这一过程的核心是“综合（Synthesis）”，它将行为级描述转换为由…
FPGA时序约束进阶指南：多周期路径与伪路径的实战设置与验证
在复杂的FPGA设计中，时序约束是确保电路在目标频率下稳定运行的基石。随着设计规模扩大、时钟域增多，简单的周期约束已难以精确描述所有时序关系。多周期路径（Mul…
已显示 12 条
已展示全部