FPGA AXI4-Lite 总线接口设计与实现指南：Master 与 Slave 实战
本文旨在提供一份关于在 FPGA 中实现 AXI4-Lite 总线 Master 与 Slave 接口的实战指南。AXI4（Advanced eXtensibl…
文章
2189已发布
1本周更新
资讯、专栏与公告
全部
置顶
热门
2026年半导体与硬件技术热点深度观察：从Chiplet到硅光子的关键演进
作为成电国芯FPGA云课堂的特邀观察者，我们持续追踪着塑造未来计算与硬件形态的前沿技术。2026年，半导体行业在追求更高性能、更低功耗和更强智能的道路上，正经历…
2026年半导体技术前沿观察：从Chiplet互连到AI硬件安全的六大焦点
各位读者好，我是林芯语。进入2026年，半导体与计算硬件的演进并未放缓，反而在多个维度上呈现出更复杂、更深度的融合与挑战。本期报道，我将基于近期行业广泛讨论的六…
Verilog中generate for循环在参数化模块设计中的技巧
在FPGA和ASIC设计中，参数化设计是实现代码复用、提高设计灵活性和可维护性的核心手段。Verilog-2001标准引入的generate语句，特别是gene…
2026年硬件技术前瞻：FPGA、AI芯片、先进封装与汽车电子的关键演进
你好，我是成电国芯FPGA云课堂的特邀小记者林芯语。本期，我们将目光投向2026年硬件技术的前沿地带。基于近期行业讨论的热点线索，我们梳理了从数据中心架构、AI…
2026年FPGA在工业机器人实时运动控制中的确定性响应实现
在工业机器人实时运动控制系统中，确定性响应（Deterministic Response）是确保高精度、高可靠性与安全性的核心。它要求系统在已知且严格的时间窗口…
2026年FPGA在低轨卫星通信载荷中动态可重构处理单元的应用趋势
随着低轨卫星星座（如Starlink、OneWeb等）的规模化部署，通信载荷对处理能力、灵活性和功耗的要求日益严苛。传统的ASIC方案在灵活性上受限，而通用处理…
FPGA实现PCIe 5.0接口：PIPE架构与高速SerDes设计要点
本文档旨在为FPGA工程师提供在主流FPGA平台上实现PCIe 5.0接口的实用指南。PCIe 5.0规范将单通道速率提升至32 GT/s，对物理层（PHY）和…
Verilog Testbench自动化：利用Python脚本生成激励与解析仿真结果
在FPGA验证流程中，Testbench的编写与仿真结果分析是耗时且易错的关键环节。传统手动编写激励和人工比对波形的方式，在面对复杂协议、大量测试向量或回归测试…
2026年半导体与硬件技术演进深度观察：从Chiplet到边缘AI的六大关键趋势
作为成电国芯FPGA云课堂的特邀观察者，我们始终致力于为学习者与从业者梳理清晰的技术脉络。进入2026年，半导体与硬件设计领域正处在一个由多重驱动力共同塑造的复…
MoE推理硬件设计指南：从Transformer到混合专家的架构实现
随着大语言模型（LLM）参数规模突破万亿，传统密集Transformer架构在推理时面临严峻的计算与访存瓶颈。混合专家（Mixture of Experts, …
数字IC前端设计入门指南：从Verilog到逻辑综合的实践路径
本文旨在为初学者提供一条清晰、可执行的数字集成电路（IC）前端设计学习路径。我们将遵循“先跑通流程，后深入理解”的原则，引导你从硬件描述语言（Verilog）入…
已显示 12 条
已展示全部