国产FPGA工具链逻辑综合效率对比：2026年实测指南
Quick Start本指南通过一组典型RTL设计（计数器、有限状态机、FIR滤波器、小型SDRAM控制器），对比2026年主流国产FPGA工具链（紫光同创PD…
文章
2189已发布
8本周更新
资讯、专栏与公告
全部
置顶
热门
Verilog中状态机编码方式对比：One-Hot vs Gray在2026年新工具中的表现
Quick Start1. 准备Vivado 2026.1或Quartus Prime Pro 24.3+环境，新建RTL工程。2. 编写一个4状态（IDLE,…
2026年7月：国产FPGA工具链中时序分析报告解读与常见错误修正
Quick Start安装国产FPGA工具链（以安路TD 6.0、紫光同创PDS 2026.1为例），并确保License激活。打开一个已完成综合（Synthe…
Vivado 2026.1 Block Design 自动化连线功能深度解析：从 Quick Start 到原理与边界
Quick Start打开 Vivado 2026.1，创建一个新工程，目标器件选择 XC7Z020-1CLG484C（Zynq-7000 系列示例）。在 Fl…
FPGA时序约束中set_max_delay与set_min_delay的2026年新用法
Quick Start1. 打开Vivado 2026.1（或等效工具），创建新工程，选择目标器件（如Xilinx Artix-7）。2. 编写或导入待约束的R…
RISC-V 软核在 FPGA 上运行 Linux 的启动时间优化指南（2026年7月版）
Quick Start准备环境：安装 Vivado 2024.2（或更高版本）与 Vitis 2024.2，确保已添加 RISC-V 软核 IP（如 VexRi…
2026年Q3国产FPGA厂商AI加速库兼容性测试实施指南
Quick Start：快速验证AI加速库兼容性本指南面向FPGA工程师，提供一套可复现的测试流程，用于验证国产FPGA厂商（安路、紫光同创、高云）AI加速库在…
FPGA 上实现实时 YOLOv8 目标检测：BRAM 与 DSP 资源分配实践指南
Quick Start在 FPGA 上运行 YOLOv8 目标检测，核心瓶颈在于 BRAM 与 DSP 的合理分配。以下步骤帮助你在 10 分钟内跑通一个最小化…
Verilog 跨时钟域同步器设计：2026 年常见误区与仿真验证指南
Quick Start准备环境：Vivado 2024.2（或更高版本），仿真器使用 Vivado Simulator 或 ModelSim/Questa。创建…
UART 到 AXI4-Stream 桥接设计实现与验证指南
Quick Start 下载并安装 Vivado 2024.2（或更高版本），确保包含 Xilinx 7 Series / UltraScale+ 器件库。创建…
Vivado 2026.1 动态功能仿真加速指南：XSIM 模式切换与实测
Quick Start打开 Vivado 2026.1，创建一个新工程或打开已有工程，确保已添加 RTL 源文件与仿真约束。在 Flow Navigator 中…
Verilog中generate for与数组映射在DSP设计中的应用指南
Quick Start准备Vivado 2024.2及以上版本（或Quartus Prime Pro 24.3），新建一个RTL工程，目标器件选择Xilinx …
已显示 12 条
已展示全部