跨时钟域同步器在FPGA仿真中的常见死锁分析与修复指南
Quick Start：快速搭建仿真环境本指南帮助您在 Vivado 或 Modelsim/Questa 仿真环境中快速复现并修复跨时钟域同步器死锁问题。请按以…
文章
2189已发布
8本周更新
资讯、专栏与公告
全部
置顶
热门
时序约束入门：跨时钟域路径分析与约束实践指南
Quick Start打开Vivado，创建一个新工程（选择目标器件，例如xc7a35tcsg324-1）。添加一个包含两个时钟域（clk_a, clk_b）的…
基于Verilog的AXI4-Lite从机接口设计与验证指南
Quick Start准备环境：安装 Vivado 2022.2 及以上版本，确认仿真器（Xsim 或 ModelSim）可用。创建工程：新建 RTL 工程，选…
FPGA 边缘 AI 中 INT8 推理的功耗优化实践指南
Quick Start下载并安装 Vivado ML 2025.2（或更新版本），确保已安装 Vitis AI 3.5 库。打开终端，克隆示例工程：git cl…
Verilog 跨时钟域同步器设计实战：两级触发器 CDC 实现与仿真指南
Quick Start准备环境：安装 Vivado 2023.2（或更高版本），确保支持 SystemVerilog 与 Xilinx 原语。创建工程：新建 R…
基于HLS的CNN加速器在FPGA上的设计优化指南（2026年Q3）
Quick Start本指南面向希望在FPGA上快速部署卷积神经网络（CNN）加速器的硬件工程师与算法研究人员。通过Vitis HLS（原Vivado HLS）…
FPGA毕业设计选题：基于RISC-V的简单处理器设计与验证
Quick Start准备环境：安装 Vivado 2024.1（或更新版本），确保包含 RISC-V 工具链（如 riscv64-unknown-elf-gc…
Verilog 异步 FIFO 深度计算与仿真验证实践指南
Quick Start下载并安装 Vivado 2026.1（或更高版本），打开 Vivado 并创建新项目。编写一个异步 FIFO 的 Verilog 模块（…
基于AXI4-Stream的图像缩放IP核设计指南：2026年Q3实战优化
Quick Start准备环境：安装 Vivado 2023.2 或更高版本（推荐 2024.1），确保支持 AXI4-Stream 接口与 Video IP …
2026年Q3：RISC-V向量扩展指令集在FPGA上的原型验证效率提升策略
Quick Start下载并安装Vivado 2024.2（或更高版本），确保支持RISC-V软核IP集成。从GitHub克隆RISC-V向量扩展参考实现（如V…
Verilog 同步复位与异步复位对时序收敛影响的实测指南（2026年Q3）
Quick Start步骤一：安装 Vivado 2024.2 或更高版本（推荐 2025.1），并下载 Xilinx Artix-7（xc7a35tcsg32…
FPGA中基于查找表的快速傅里叶变换实现指南（2026年7月版）
Quick Start步骤1：准备Vivado 2024.2或更高版本，并创建一个空工程，器件选择Xilinx Artix-7 XC7A35T（或等效）。步骤2…
已显示 12 条
已展示全部