2026 FPGA大赛：高速接口实现中的信号完整性调试技巧
Quick Start下载并安装 Vivado 2024.2（或更高版本），确保包含 IBIS-AMI 仿真支持。打开大赛提供的参考工程（如 Xilinx KC…
文章
2189已发布
2本周更新
资讯、专栏与公告
全部
置顶
热门
2026 FPGA大赛：基于RISC-V软核的SoC设计实施指南
Quick Start下载并安装 Vivado 2024.2（或更高版本，以大赛指定版本为准），确保包含 Vitis 和 Xilinx SDK。从大赛官方仓库克…
2026 FPGA大赛：低功耗边缘计算推理加速器——上手指南与实施手册
Quick Start：最短路径跑通一个低功耗边缘计算演示步骤1：准备环境——安装Vivado 2025.2（或更新版本，以支持大赛指定器件系列）。确认已安装M…
2026 FPGA大赛：多传感器融合设计中的时序优化策略
Quick Start步骤1：下载并安装 Vivado 2025.2（或更新版本），确保已安装支持的器件库（如 Xilinx Artix-7 / Kintex-…
2026 FPGA大赛题目汇总 大学生获奖必备技能 备赛指南
一、前言（大学生必看） 对于参赛大学生来说，2026年FPGA大赛核心趋势很明确——国产FPGA为主、AI加速为核心、工程落地为导向，不管是集创赛、复微杯，还是…
2026年Q2：FPGA仿真中SystemVerilog随机化测试的覆盖率提升技巧
Quick Start准备环境：安装 Vivado 2025.2 及以上版本（含 XSIM），或 Questa/ModelSim 2024.x；确认支持 Sys…
Verilog有限状态机编码方式对功耗与面积的影响：上手指南与对比实验
Quick Start在Vivado 2025.2中新建工程，器件选择xc7a35tcsg324-1（Artix-7）。编写一个四状态（IDLE/S1/S2/S…
FPGA时序约束中set_false_path的误用与正确场景实践指南
Quick Start打开Vivado 2024.2（或更高版本），创建新工程，选择目标器件（如Xilinx Artix-7 XC7A35T）。编写或导入一个包…
2026年Q2：Verilog中阻塞与非阻塞赋值的综合陷阱与最佳实践
Quick Start1. 准备环境：安装Vivado 2024.2（或更高版本）与ModelSim/QuestaSim 2025.1仿真器。2. 创建工程：新…
跨时钟域同步器的仿真与时序约束实践指南
Quick Start准备环境：安装 Vivado 2023.1（或更高版本），并确保已添加仿真器（Vivado Simulator 或 ModelSim）。创…
AI边缘推理中FPGA量化部署的常见误区与优化实践指南
Quick Start准备硬件：Xilinx KV260 或 AMD Versal AI Edge 开发板（示例），确保已安装 2025.2 Vitis AI …
FPGA仿真中UVM验证环境搭建指南：从Quick Start到调试排障
Quick Start步骤1：安装支持SystemVerilog的仿真器（如QuestaSim 2024.3+、VCS 2025.06+、Xsim 2025.2…
已显示 12 条
已展示全部