基于FPGA的实时边缘检测算法资源优化设计指南
Quick Start准备环境：安装 Vivado 2023.2（或更高版本），并下载 Xilinx Artix-7（xc7a35ticsg324-1L）板卡支…
文章
2189已发布
2本周更新
资讯、专栏与公告
全部
置顶
热门
2026年Q2 FPGA仿真中UVM验证环境的搭建要点
Quick Start安装支持 SystemVerilog 与 UVM 1.2 的仿真工具（如 Vivado 2025.2 Simulator 或 Questa…
Verilog 状态机编码方式对资源与速度的影响：实施指南与对比实践
Quick Start打开 Vivado 2024.2，创建一个新工程，目标器件选择 xc7a35tcsg324-1（Artix-7）。在工程中新建一个 Ver…
FPGA时序收敛中时钟偏斜的优化技巧：上手指南与实施手册
Quick Start 准备环境安装 Vivado 2024.2（或更高版本），打开一个已有或新建的 RTL 工程。打开时序报告：综合或实现后，运行 repor…
FPGA学习经验：从Verilog入门到独立完成项目的路径
Quick Start：最短路径跑通第一个FPGA工程步骤一：安装Vivado/Vitis（推荐2024.2或更新版本，支持Artix-7及以上系列）。步骤二：…
Verilog阻塞与非阻塞赋值综合结果深度对比：移位寄存器设计与验证指南
Quick Start（快速上手）打开Vivado 2025.2（或更高版本），创建新工程，选择器件xc7a35ticsg324-1L（Artix-7）。新建两…
FPGA时序约束中多周期路径的常见错误与修复实践指南
Quick Start打开 Vivado 2024.2（或更高版本），创建一个新工程，目标器件选择 xcku035-ffva1156-2-e（UltraScal…
FPGA时序约束中多周期路径的常见错误与修复：上手指南
Quick Start准备 Vivado 2024.2 或更高版本（或 Quartus Prime Pro 24.3+），新建一个包含时钟频率 100 MHz（…
2026年5月：Verilog中跨时钟域同步的常见错误与修复方法
Quick Start打开Vivado 2024.2（或更高版本），新建RTL工程，目标器件选择Xilinx Artix-7 XC7A35T。创建顶层模块 to…
基于AXI4-Stream的实时音频流处理设计指南（2026年Q2）
Quick Start在Vivado 2024.2中创建新工程，选择xc7z020clg484-1（Zynq-7020）作为目标器件。添加AXI4-Stream…
FPGA仿真中SystemVerilog覆盖率驱动验证实施指南
Quick Start安装支持 SystemVerilog 的仿真器（如 Vivado Simulator 2024.2+、Questa/ModelSim 20…
2026年Q2：FPGA时序约束中多周期路径（Multicycle Path）的工程实践
Quick Start打开 Vivado 2024.2（或更高版本），新建工程，选择器件 xc7a35tcsg324-1（Artix-7 示例）。编写一个计数器…
已显示 12 条
已展示全部