基于FPGA的实时视频去雾算法实现与资源优化指南（2026年5月版）
Quick Start准备 Vivado 2024.2 及以上版本，安装时勾选“Vitis Model Composer”用于算法原型验证。下载本项目源码包（包…
文章
2189已发布
2本周更新
资讯、专栏与公告
全部
置顶
热门
FPGA仿真中SystemVerilog断言（SVA）实战应用指南：以4位计数器为例
Quick Start 快速上手准备环境：安装 Vivado 2024.2 或更新版本（完整支持 SystemVerilog 断言），并确保仿真器（如 Viva…
FPGA仿真中SystemVerilog断言（SVA）实战应用指南——基于AXI4-Stream协议的断言设计与验证
FPGA仿真中SystemVerilog断言（SVA）实战应用指南
Quick Start：仿真环境准备与基本验证流程本指南旨在帮助FPGA工程师快速掌握SystemVerilog断言（SVA）在仿真中的实际应用。以下步骤可在3…
Verilog实战：2026年用双口RAM实现异步FIFO的常见调试技巧
Quick Start步骤1：准备开发环境（Vivado 2024.2 / Quartus Prime Pro 24.3+）并新建工程，目标器件选 Xilinx…
Verilog实战：2026年用双口RAM实现异步FIFO的常见调试技巧
Quick Start准备环境：安装 Vivado 2024.x（或更高版本），确认支持目标器件（如 Xilinx Artix-7 / Kintex-7 系列）…
FPGA时序约束中set_false_path与set_clock_groups的正确用法：设计与实施指南
Quick Start打开Vivado（2024.2或更新版本）并创建一个新工程，目标器件选择Xilinx Artix-7 XC7A35T-1C（或你的实际板卡…
Verilog实战：2026年用流水线结构优化FFT处理器性能
Quick Start步骤一：在Vivado 2025.2中新建项目，器件选择xc7k325tffg900-2（Kintex-7），创建顶层文件fft_pipe…
FPGA时序约束中的伪路径与实际路径区别详解（2026年5月版）
Quick Start步骤一：安装 Vivado 2024.2 或更高版本（当前推荐 2025.1），创建空白工程，目标器件选 Xilinx Artix-7 X…
Verilog实战：2026年用AXI Stream实现高效数据打包与解包
Quick Start1. 准备环境：安装 Vivado 2024.2（或更高版本），确保支持 AXI Stream IP 核。2. 创建工程：新建 RTL 工…
FPGA上实现实时视频去雾算法的资源优化设计指南
Quick Start下载并安装 Xilinx Vivado 2025.2（或更高版本），确保包含 Vitis HLS 2025.2。获取标准测试视频序列（如 …
AI辅助FPGA布局布线工具商业化进展与实测指南（2026年5月）
Quick Start下载并安装Xilinx Vivado 2025.2（或更新版本，支持AI优化引擎）与AMD Vitis AI 3.5。从AMD官网获取免费…
已显示 12 条
已展示全部