Verilog实战：用状态机实现AXI4-Lite接口的常见陷阱与设计指南
Quick Start安装 Vivado 2024.2 或更高版本（推荐 2025.1），创建 RTL 工程，目标器件选择 Xilinx Artix-7 XC7…
文章
2189已发布
2本周更新
资讯、专栏与公告
全部
置顶
热门
Verilog实战：2026年5月用状态机实现AXI4-Lite接口的常见陷阱
Quick Start步骤1：在Vivado 2024.2中创建新工程，器件选择Xilinx Artix-7 XC7A35T-1CSG324C（或等效）。步骤2…
FPGA时序约束：多时钟域CDC同步器选型与实施指南
Quick Start打开 Vivado 2026.1，创建新工程，器件选择 Xilinx Artix-7 XC7A35T（示例）。添加两个时钟源：clk_a（…
FPGA上实现轻量级卷积神经网络推理的优化指南（2026年5月版）
Quick Start下载并安装Vivado 2024.2（或更新版本），确保已安装Vitis HLS 2024.2组件。克隆或创建工程目录：mkdir cnn…
FPGA上实现轻量级卷积神经网络推理的优化指南（2026年5月版）
Quick Start环境准备：安装 Vivado 2024.2 或更高版本（推荐 2025.1），并确认已安装 Vitis HLS 或 HLS 组件。获取示例…
FPGA时序约束：跨时钟域同步器设计的黄金法则与实践指南
Quick Start 快速上手指南本指南旨在帮助工程师快速掌握跨时钟域（CDC）同步器的设计与约束方法。以下步骤以 Vivado 2025.2 和 Artix…
FPGA时序约束：跨时钟域同步器设计实现指南
Quick Start打开Vivado 2026.1（或对应版本），创建新工程，选择目标器件（如Xilinx Artix-7 XC7A35T）。添加两个时钟源：…
Verilog实战：2026年用状态机实现SPI协议的正确打开方式
Quick Start在Vivado 2024.2中新建工程，器件选择XC7A35T-2CSG324C（Arty A7-35T）。创建顶层文件spi_maste…
Verilog实战：2026年5月用状态机实现UART协议避坑指南
Quick Start步骤1：安装Vivado 2024.2（或更高版本），并确认支持目标器件（如Artix-7 XC7A35T）。步骤2：新建工程，选择器件型…
FPGA时序约束：2026年Q2多时钟域分析工具新特性——上手指南与实施手册
Quick Start步骤一：安装 Vivado 2026.1（或 Quartus Prime Pro 24.3+），确保包含最新多时钟域分析引擎。步骤二：打开…
2026年5月FPGA毕设选题指南：边缘AI与国产平台设计实践
Quick Start：快速确定选题方向本指南面向2026年5月启动FPGA毕业设计的学生，提供从选题到上板验证的完整实施路径。建议在“边缘AI推理加速”与“国…
SystemVerilog仿真：2026年用UVM搭建FPGA验证环境的快速指南
Quick Start本指南帮助您在30分钟内搭建一个可运行的UVM验证环境，并完成对FPGA RTL模块的仿真验证。以下是最短路径步骤：步骤1：安装支持UVM…
已显示 12 条
已展示全部