基于FPGA的DDS信号发生器设计实战
Quick Start步骤一：安装 Vivado 2019.2 或更高版本，并确认已添加目标器件（如 XC7A35T）的库文件。步骤二：创建新工程，选择器件为 …
文章
2189已发布
2本周更新
资讯、专栏与公告
全部
置顶
热门
FPGA中CDC跨时钟域同步的三种实现方法：上手指南与工程实践
Quick Start准备 Vivado 2020.1+ 或 Quartus Prime 18.0+ 开发环境，并确认板卡（如 Xilinx Artix-7 /…
Verilog中case语句与if-else综合对比：机制、选择与陷阱
Quick Start本指南通过一个简单的优先级编码器实例，快速展示case与if-else在综合行为上的差异。完成以下步骤即可在仿真与综合报告中看到关键区别。…
FPGA中LUT与MUX的硬件资源优化策略
Quick Start下载并安装Vivado 2020.1+（或Quartus Prime 18.0+），打开任意工程。新建一个RTL文件，编写一个4选1MUX…
Vivado XDC约束文件编写：从入门到精通实践指南
Quick Start：快速上手XDC约束打开Vivado工程，在Flow Navigator中点击“Add Sources” → “Add or Create…
FPGA仿真Bug排查实践指南：从波形定位问题
Quick Start：5分钟完成一次仿真Bug排查准备仿真环境——确保Vivado/ModelSim/QuestaSim已安装，并配置好仿真库（Xilinx/…
基于FPGA的SPI Flash控制器设计与调试
Quick Start准备环境：安装 Vivado 2021.1 及以上版本，确保板卡（如 Xilinx Artix-7）驱动正常。创建工程：新建 RTL 项目…
Verilog 阻塞与非阻塞赋值实战指南：常见误区与正确设计
Quick Start：快速上手实验本指南通过一个简单的移位寄存器实例，帮助你直观理解阻塞赋值（=）与非阻塞赋值（<=）在行为级仿真中的差异。你只需准备一…
Vivado 中 set_max_delay 约束的设计与实施指南
Quick Start（快速上手）打开 Vivado 工程，确保已完成综合或实现，并加载了设计网表（.dcp）。在 Tcl Console 中输入以下命令，设置…
2026年FPGA行业趋势深度解析：大模型边缘部署、RISC-V异构、国产EDA与汽车认证挑战
在2026年，FPGA（现场可编程门阵列）技术正站在半导体与人工智能浪潮的交汇点，其灵活性与实时性优势在边缘计算、汽车电子、数据中心等关键领域持续凸显。然而，随…
Verilog阻塞与非阻塞赋值对比分析与实战指南
Quick Start准备EDA环境：安装Vivado 2021.2或更高版本（也可使用ModelSim/QuestaSim）。创建工程：新建RTL项目，目标器…
FPGA时序约束：多周期路径的Vivado实现指南
Quick Start打开Vivado工程，确保综合或实现已完成，且时序报告可用。在Tcl控制台或XDC文件中，定位需要多周期约束的路径（例如从源时钟到目的时钟…
已显示 12 条
已展示全部