FPGA时序约束实践：关键路径延迟优化指南
Quick Start打开Vivado或Quartus工程，确保综合完成且无语法错误。运行时序分析（Report Timing Summary），检查建立时间（…
文章
2189已发布
1本周更新
资讯、专栏与公告
全部
置顶
热门
2026年FPGA行业趋势：边缘AI实训标准化加速，就业班需求激增
2026年，随着AI大模型向边缘端部署的浪潮加速，FPGA凭借其低延迟、低功耗、可重构的优势，在边缘AI推理场景中扮演着越来越重要的角色。与此同时，FPGA人才…
FPGA入门：从零开始学Vivado工程创建
Quick Start下载并安装 Vivado（推荐 2023.1 或更新版本），安装时选择“Vivado HLx”并包含目标器件库（如 Artix-7）。打开…
2026年FPGA行业趋势深度解析：边缘AI、国产EDA与汽车智驾的竞合新格局
2026年，FPGA（现场可编程门阵列）行业正经历一场由AI大模型边缘化、国产EDA工具链成熟、汽车智驾域控架构演进以及竞赛生态标准化驱动的深刻变革。作为「成电…
2026年FPGA行业趋势深度解析：边缘AI、国产EDA与汽车功能安全新挑战
2026年，FPGA行业在AI大模型边缘部署、国产EDA工具链、汽车功能安全以及数据中心推理加速等多个维度迎来新一轮变革。成电国芯FPGA云课堂基于行业公开讨论…
基于FPGA的实时目标跟踪系统设计与实现指南
Quick Start本指南将引导你从零开始，在Xilinx Zynq-7020平台上搭建一个基于FPGA的实时目标跟踪系统。系统采用光流法（Lucas-Kan…
2026年FPGA工程师技能：掌握Vivado HLS与SystemVerilog
Quick Start：最短路径跑通HLS+SystemVerilog联合设计步骤1：环境准备 安装Vivado 2024.1及以上版本（含Vitis HLS）…
基于FPGA的简易数字示波器设计：上手指南与实施手册
Quick Start准备硬件平台：确认拥有一块FPGA开发板（如Xilinx Artix-7系列或Altera Cyclone IV），板载ADC（如AD92…
FPGA图像处理：基于Verilog的直方图均衡化设计与实现指南
Quick Start（快速上手）安装 Vivado 2020.1 及以上版本，并准备一块带 HDMI 输入/输出接口的 FPGA 开发板（如 Xilinx A…
Quartus Prime与ModelSim联合仿真上手指南：计数器设计验证实践
Quick Start：五分钟启动联合仿真本指南将引导你从零开始，完成Quartus Prime与ModelSim的联合仿真环境搭建，并通过一个4位计数器实例验…
Verilog状态机设计：避免亚稳态的常用技巧
Quick Start本指南以最简路径演示如何在FPGA中实现一个安全的状态机，避免亚稳态。假设您已具备Vivado/Vivado ML或Quartus Pri…
Vivado中时序报告解读：从建立时间到保持时间
Quick Start打开Vivado工程，完成综合（Synthesis）和实现（Implementation）。在实现完成后，点击“Report Timing…
已显示 12 条
已展示全部