FPGA跨时钟域设计：握手协议与同步器实现指南
Quick Start：快速上手本指南面向FPGA设计工程师，提供跨时钟域（CDC）设计中握手协议与同步器链的完整实施方法。通过本指南，您将掌握从原理到代码实现…
文章
2189已发布
1本周更新
资讯、专栏与公告
全部
置顶
热门
基于FPGA的PWM波发生器设计与实现指南
Quick Start（快速上手）本指南将引导你完成一个基于FPGA的PWM波发生器设计，从新建工程到上板验证，共十个步骤。整个流程在Vivado 2020.1…
FPGA仿真死锁问题排查与解决实践指南
Quick Start本指南面向FPGA仿真中遇到仿真时间停止推进、信号卡在特定状态的工程师。通过阅读本文，您将掌握死锁的根本原因、排查流程与修复方法，并能在3…
Verilog 阻塞与非阻塞赋值：行为差异、设计规范与仿真验证指南
Quick Start打开你的 FPGA 开发环境（Vivado / Quartus / ModelSim），新建一个 Verilog 模块，实现两个 D 触发…
FPGA时序约束实践：输入延迟的正确设置与验证
Quick Start打开 Vivado 工程，确保已添加设计源文件和约束文件（.xdc）。确认时钟约束已正确创建：使用 create_clock 定义输入时钟…
2026年FPGA行业趋势深度解析：Chiplet、国产EDA、AI推理与就业新热点
2026年，FPGA行业正经历一场由技术革新与市场需求双重驱动的深刻变革。从Chiplet互连标准UCIe在FPGA异构集成中的工程化加速，到国产EDA工具链对…
2026年FPGA行业趋势深度解析：UCIe、RISC-V、边缘AI与汽车安全认证全景
2026年，FPGA行业正经历一场由异构集成、RISC-V生态、边缘AI部署和汽车功能安全认证共同驱动的深刻变革。从Chiplet UCIe标准的工程化加速，到…
2026年FPGA行业趋势深度解析：边缘AI、RISC-V融合与国产化挑战
2026年，FPGA行业在人工智能、边缘计算、汽车电子及国产替代等多重浪潮推动下，呈现出技术迭代加速、应用场景多元化的新格局。从大模型边缘部署催生的动态重配置需…
Verilog入门：阻塞与非阻塞赋值深度解析
Quick Start步骤1：打开任意文本编辑器（如 VS Code、Notepad++），创建文件 blocking_nonblocking.v。步骤2：写入…
FPGA时序约束实战指南：时钟周期与偏斜优化方法
Quick Start 打开 Vivado（或 Quartus）并创建新工程，选择目标器件（如 XC7A35T）。编写或导入设计代码（例如一个简单的计数器）。创…
2026年FPGA就业与市场趋势深度解读：边缘AI、RISC-V与国产化浪潮下的机遇与挑战
2026年，FPGA行业正经历一场由边缘AI、RISC-V生态成熟、Chiplet互连标准化以及汽车电子架构升级共同驱动的深刻变革。作为芯片与嵌入式领域的关键技…
Verilog 仿真波形分析指南：从波形推断并定位设计错误
Quick Start：五分钟上手波形分析准备仿真环境：安装 Vivado 或 ModelSim/Questa，确保可运行 Verilog 仿真。获取含已知错误…
已显示 12 条
已展示全部