FPGA 图像边缘检测算法实现指南：Sobel 算子上手指南
Quick Start准备 Vivado 2020.1+ 环境，新建工程，选择器件（如 XC7Z020）。创建顶层模块 edge_detection_top，例…
文章
2189已发布
1本周更新
资讯、专栏与公告
全部
置顶
热门
如何用FPGA实现图像边缘检测算法
Quick Start本指南将带你在30分钟内，在FPGA开发板上实现一个基于Sobel算子的实时图像边缘检测系统。以下是最短路径步骤：准备硬件与软件：确认你有…
FPGA仿真调试技巧：使用Modelsim高效定位Bug
Quick Start准备环境：安装ModelSim（SE/DE版）或QuestaSim，确认已添加至系统PATH。创建仿真目录：在工程根目录下新建sim文件夹…
Verilog仿真波形调试指南：快速定位设计Bug的实践方法
Quick Start准备仿真环境：确保已安装 Vivado（含 XSim）或 ModelSim/Questa，并正确配置工程。编写测试平台（testbench…
FPGA 时序约束进阶：多时钟域分析与 CDC 实现指南
Quick Start安装 Vivado 2021.1 及以上版本，并准备 Xilinx Artix-7 或 Kintex-7 开发板（如 Nexys Vide…
跨时钟域同步：FIFO深度计算方法详解
Quick Start步骤1：选定异步FIFO的读写时钟频率f_wr和f_rd，以及突发写长度Burst_Length（连续写入的数据个数）。步骤2：计算最大写…
Verilog 状态机设计：避免常见错误的实践指南
Quick Start：快速搭建一个可靠的状态机打开 Vivado 或 Quartus，新建工程，选择目标器件（如 Xilinx Artix-7 XC7A35T…
FPGA时序约束入门实践指南：从理论到上板验证
Quick Start：快速上手时序约束准备 Vivado 2023.1 及以上版本，创建空工程，器件选择 XC7A35T-2CSG324C（Artix-7）。…
2026年FPGA就业市场与产业趋势深度解析：边缘AI、RISC-V与Chiplet成关键赛道
2026年，FPGA行业正经历一场深刻的变革，从传统的通信与军工领域，加速向边缘AI推理、RISC-V验证、数据中心加速以及Chiplet异构集成等新兴方向拓展…
2026年FPGA行业趋势深度解析：边缘AI、RISC-V融合与国产替代加速
随着AI大模型向边缘端下沉、RISC-V生态持续扩张以及汽车电子架构演进，FPGA（现场可编程门阵列）在2026年正迎来新一轮技术变革与产业机遇。作为成电国芯F…
跨时钟域同步FIFO深度计算与设计要点
Quick Start步骤1：打开Vivado（2020.1+）或Quartus Prime（20.1+），新建工程，选择目标器件（如Xilinx Artix-…
2026年FPGA行业趋势深度解读：动态部分重配置、国产EDA与AI推理的交叉演进
2026年，FPGA行业在AI大模型推理、国产EDA工具链以及动态部分重配置（DPR）等方向呈现出显著的技术演进与生态博弈。作为面向FPGA、芯片、嵌入式与AI…
已显示 12 条
已展示全部