Verilog 中 for 循环的综合与可综合条件判断：上手指南与实施手册
Quick Start步骤 1：准备环境 – 安装 Vivado 2020.1+ 或 Quartus Prime 18.0+，确保支持 SystemVerilo…
文章
2189已发布
1本周更新
资讯、专栏与公告
全部
置顶
热门
FPGA中FIFO深度计算与异步FIFO设计要点
Quick Start步骤一：准备 Vivado 2022.2 环境，新建工程，选择 Xilinx Artix-7 xc7a35ticsg324-1L 器件。步…
2026年FPGA行业深度观察：边缘AI、RISC-V、车规认证与国产替代六大趋势
2026年，FPGA（现场可编程门阵列）行业正站在技术变革与产业升级的十字路口。从边缘AI推理的低成本部署，到RISC-V向量扩展在数据中心加速卡中的验证，再到…
Vivado 仿真波形查看指南：快速定位时序问题
Quick Start打开 Vivado 工程，在 Flow Navigator 中点击 “Run Simulation” → “Run Behavioral …
Vivado 功耗分析工具使用与低功耗设计实践指南
Quick Start（快速上手）本指南面向 FPGA 设计工程师，介绍如何利用 Vivado 功耗分析工具评估设计功耗，并应用低功耗设计策略降低动态功耗。完成…
基于FPGA的二进制图像腐蚀与膨胀算法加速：从Quick Start到性能调优
Quick Start本指南帮助您在FPGA上快速实现二进制图像的腐蚀与膨胀算法加速，从环境搭建到上板验证，最短路径如下：步骤1：准备开发环境——安装Vivad…
Verilog中函数与任务的设计区别与综合结果对比指南
Quick Start（快速上手）准备开发环境：安装 Vivado / Vivado ML 或 Quartus Prime，新建空白工程，目标器件选择 Xili…
FPGA复位电路设计实践指南：同步复位与异步复位的选择与实现
Quick Start打开 Vivado 或 Quartus，新建工程，选择目标器件（如 Xilinx Artix-7 或 Intel Cyclone V）。创…
Vivado中时序报告解读：从WNS到TNS的实战分析
Quick Start打开 Vivado，加载综合后的设计（或直接打开已实现的设计）。在 Flow Navigator 中点击 Report Timing Su…
基于FPGA的AMBA总线协议：AHB与APB从机设计上手指南
Quick Start准备Vivado 2020.1+或Quartus Prime 20.1+工程，选择一款FPGA（如Xilinx Artix-7或Alter…
Verilog 可综合与不可综合代码的区分方法：上手指南与实施手册
Quick Start准备一个简单的 Verilog 模块（如计数器），确保其仅包含 assign、always@(posedge clk) 等结构。打开 Vi…
FPGA中DDR3控制器用户接口时序设计与验证指南
Quick Start在Vivado中创建工程，选择支持DDR3的器件（如Artix-7 XC7A35T）。使用IP Catalog例化MIG 7 Series…
已显示 12 条
已展示全部