Vivado中LUT与FF利用率平衡设计指南：从原理到工程实践
Quick Start打开Vivado，创建一个新工程，选择目标器件（如Xilinx Artix-7 XC7A35T）。编写一个简单的组合逻辑模块（如8位加法器…
文章
2189已发布
1本周更新
资讯、专栏与公告
全部
置顶
热门
基于FPGA的Sobel边缘检测算子：实现指南与优化实践
Quick Start安装Vivado 2020.1+（或ISE 14.7+），准备Xilinx Artix-7（如XC7A35T）开发板及OV7670摄像头模…
Verilog中奇偶校验与CRC校验的硬件实现
Quick Start步骤一：新建Vivado工程，选择器件（如xc7z020clg484-1），添加一个空的Verilog模块。步骤二：编写奇偶校验模块：输入…
AXI4-Stream 接口时序约束与验证实践指南
Quick Start准备 Vivado 或 Vitis 开发环境，确保已安装支持 AXI4-Stream 协议的 IP 核（如 FIFO、DMA）。创建一个新…
Verilog 组合逻辑与时序逻辑划分实践指南
Quick Start打开 Vivado（或 Quartus），创建新工程，选择目标器件（如 XC7A35T）。新建一个 Verilog 源文件，命名为 top…
基于FPGA的CORDIC算法实现与精度分析指南
Quick Start：快速上手下载并安装Vivado 2021.1或更高版本，确保工具链支持所选FPGA器件（如Xilinx Artix-7系列）。创建新的R…
Vivado 时序例外约束实践指南：set_false_path 与 set_multicycle_path 的设计与验证
Quick Start打开 Vivado 工程，进入综合或实现后的 Timing Summary 界面。识别需要例外约束的路径，例如跨时钟域路径、慢时钟域多周期…
FPGA中SPI接口的Verilog实现与仿真验证指南
Quick Start安装Vivado 2020.1或更高版本，确保支持XC7A35T（Artix-7）器件。新建工程，选择器件 xc7a35tcsg324-1…
Verilog中case语句的综合优化与优先级编码器设计
Quick Start步骤一：在Vivado/Vivado中新建工程，目标器件选择Xilinx Artix-7（xc7a35ticsg324-1L），设置默认综…
FPGA 时钟门控设计指南：常见陷阱与正确实现方法
Quick Start时钟门控（Clock Gating）是 FPGA 设计中降低动态功耗的关键技术之一。本指南将帮助您快速掌握其正确实现方法，避免常见陷阱。您…
2026年FPGA行业六大技术热点深度解析：RISC-V、Chiplet、AI EDA、车规认证、开源工具链与HBM4
在2026年，FPGA（现场可编程门阵列）技术正经历一场深刻的变革，其应用边界从传统的通信、工业控制，快速扩展至AI加速、自动驾驶、高性能计算等前沿领域。本综述…
Vivado中XDC约束文件的编写技巧：区域约束与物理约束
Quick Start打开Vivado工程，确保综合（Synthesis）已完成。在工程管理器中右键点击“Constraints”文件夹，选择“Add Sour…
已显示 12 条
已展示全部