基于FPGA的I2C总线协议实现与仿真验证指南
Quick Start 快速开始本指南旨在帮助FPGA工程师快速实现并验证I2C总线主机模块。按照以下步骤，您可以在30分钟内完成一个可综合的I2C主机设计，并…
文章
2189已发布
1本周更新
资讯、专栏与公告
全部
置顶
热门
Verilog 参数化计数器模块设计指南：从 Quick Start 到上板验证
Quick Start：5 分钟跑通参数化计数器打开 Vivado（或 Quartus），新建工程，器件选择 Artix-7（xc7a35ticsg324-1L…
FPGA流水线设计实践指南：从组合逻辑到吞吐率提升
Quick Start：快速体验流水线效果安装 Vivado 或 Quartus Prime（推荐 Vivado 2020.1 以上版本），并准备一块支持流水线…
Vivado中综合与实现策略：时序优化与资源平衡
Quick Start步骤1：打开Vivado工程，确保已添加所有设计源文件（RTL、XDC约束）和IP核。步骤2：在Flow Navigator中点击“Syn…
基于FPGA的PWM信号生成与占空比调节设计指南
Quick Start 快速上手指南本指南将引导您从零开始，在 FPGA 上实现一个频率固定、占空比可调的 PWM 信号发生器。整个流程约需 30 分钟（含工具…
FPGA 状态机编码方式对比：二进制、格雷码与独热码设计与选择指南
Quick Start（快速上手）本指南帮助 FPGA 设计者快速理解二进制、格雷码与独热码三种状态机编码方式的核心差异，并基于实际项目需求（状态数、时序要求、…
Verilog中ROM与RAM的RTL级实现：读与写时序设计与验证指南
Quick Start准备一个 Vivado 或 Quartus 工程，目标器件选 Xilinx Artix-7 或 Intel Cyclone IV。创建一个…
Vivado仿真中Testbench编写技巧：从简单激励到自检环境
Quick Start步骤一：在Vivado中创建一个新的仿真源文件（.v/.sv），命名为 tb_top。步骤二：在Testbench中实例化待测模块（DUT…
FPGA 时钟域交叉同步器设计指南：单比特与多比特信号处理实践
Quick Start步骤一：确认设计涉及两个异步时钟域（例如 clk_a 和 clk_b），频率可能不同。步骤二：对于单比特控制信号（如使能、复位），实例化一…
基于FPGA的FIR滤波器设计：系数生成与硬件实现
Quick Start下载并安装Vivado（推荐2020.1及以上版本），打开Vivado并创建新工程，选择目标器件（如xc7z020clg484-1）。使用…
Verilog中阻塞与非阻塞赋值的深层区别与仿真陷阱：设计指南与验证实践
Quick Start准备任意一款FPGA开发板（如Xilinx Artix-7）或仿真工具（Vivado Simulator / ModelSim）。创建两个…
Vivado时序约束入门：基本周期与输入输出延迟配置指南
Quick Start打开Vivado工程，确保综合（Synthesis）已完成。打开“Edit Timing Constraints”界面（Flow Navi…
已显示 12 条
已展示全部