文章

2189已发布
1本周更新

资讯、专栏与公告

全部文章

FPGA大赛团队协作指南:分工策略与代码管理实践

Quick Start(快速上手)本指南旨在帮助FPGA大赛团队快速建立高效的协作流程,涵盖分工策略与代码管理的最佳实践。以下步骤可让团队在数小时内完成基础环境…

2026年FPGA大赛趋势分析:Chiplet与异构计算的设计与验证指南

Quick Start:快速了解核心趋势2026年FPGA大赛的焦点已明确转向Chiplet与异构计算。这一转变源于摩尔定律放缓与算力需求爆炸之间的根本矛盾。C…

2026年FPGA大赛设计指南:Chiplet与异构计算实践要点

Quick Start:快速上手Chiplet与异构计算设计本指南面向2026年FPGA大赛参赛者,聚焦Chiplet与异构计算技术。你将学习如何从零开始搭建多…

FPGA大赛资源优化指南:在有限逻辑单元内实现复杂功能

Quick Start本文面向FPGA大赛场景,针对逻辑单元有限的器件(如Xilinx Artix-7、Altera Cyclone V等),提供从资源评估到功…

FPGA大赛资源优化实践指南:时分复用技术在有限逻辑单元内的设计与验证

Quick Start本指南面向FPGA大赛参赛者,提供一套基于“时分复用”技术的资源优化方法,帮助你在Artix-7(33K LUT)或Cyclone IV(…

FPGA快速原型验证加速AI算法大赛方案:实施指南

Quick Start:最短路径跑通FPGA加速AI推理本指南旨在帮助参赛者以最快速度在FPGA上部署一个AI推理模型(以二分类CNN为例),并验证加速效果。假…

基于FPGA快速原型验证加速AI算法大赛方案的设计与实现指南

Quick Start 快速上手安装开发环境:安装 Vivado/Vitis(推荐 2022.2 及以上版本),确认板卡驱动正常。下载 Vitis AI 库:获…

FPGA大赛中Verilog代码风格对综合结果的影响

Quick Start步骤1:准备环境。安装Vivado 2020.1及以上版本(或Quartus Prime 20.1),确保已安装对应器件库(如Xilinx…

FPGA大赛中Verilog代码风格对综合结果的影响:从RTL到网表的可复现指南

Quick Start准备开发环境:安装Vivado 2022.2或更高版本,确保支持目标器件(如Xilinx Artix-7 XC7A35T)。创建工程:新建…

2026年FPGA与芯片行业六大技术趋势深度解读:先进封装、AI EDA、车规Chiplet与国产FPGA突破

2026年,FPGA与芯片行业正经历一场由先进封装、AI EDA、车规级Chiplet、RISC-V向量扩展、国产FPGA突破以及智驾域控制器硬件演进共同驱动的…

2026年芯片与FPGA产业六大技术趋势深度解析:先进封装、AI芯片、国产EDA、汽车电子与RISC-V生态

2026年,全球半导体产业在延续摩尔定律与超越摩尔的双重路径上持续演进。先进封装、AI芯片架构、国产EDA工具链、汽车电子电气架构以及RISC-V生态成为行业讨…

基于FPGA的实时目标检测系统设计:从算法到硬件实现的实践指南

Quick Start(快速上手)本指南面向具备FPGA基础开发经验、希望将深度学习目标检测算法部署到硬件平台的工程师或学生。通过阅读本文,您将了解如何构建一个…

已显示 12 条

已展示全部