FPGA学习路径指南：从时序图理解到独立调试的实践方法
Quick Start：最短路径从时序图到独立调试FPGA学习的关键在于理解时序图并能够独立调试。以下步骤可以帮助你快速入门：准备一台装有 Vivado 202…
文章
2189已发布
1本周更新
资讯、专栏与公告
全部
置顶
热门
基于FPGA的SPI Flash控制器设计：从协议到RTL实现
Quick Start准备环境：安装 Vivado 2020.1+（或 Quartus Prime 20.1+），确认已添加目标器件库（如 Xilinx Art…
Verilog中task与function的区别及在仿真中的应用
Quick Start打开任意Verilog仿真工具（如ModelSim、Vivado Simulator、VCS）。创建一个新的仿真工程，并添加一个测试平台（…
FPGA中ROM、RAM与FIFO的IP核配置与资源对比
Quick Start步骤一：打开Vivado（或Quartus），创建一个新工程，选择目标器件（如Xilinx Artix-7 XC7A35T）。步骤二：在I…
Vivado Block Design与RTL设计协同开发实战指南
Quick Start（快速上手）创建Vivado工程，选择目标器件（如xc7z020clg400-1）。在Flow Navigator中点击“Create B…
FPGA仿真中时钟与复位信号的正确生成方法
Quick Start步骤1：创建仿真工程目录，包含顶层测试文件 tb_top.sv 和待测模块文件 dut.v。步骤2：在 tb_top.sv 中定义时钟周期…
基于FPGA的实时Sobel边缘检测设计指南：实现与优化
Quick Start：快速上手准备硬件平台与开发环境：选择Xilinx Artix-7（如XC7A35T）或Zynq-7000系列开发板，安装Vivado 2…
Verilog中parameter与localparam的区别及模块参数化设计实践指南
Quick Start 创建新工程（Vivado / Quartus），选择目标器件（如 XC7A35T）。编写参数化计数器模块 counter_param.v…
FPGA时序约束中set_false_path的典型应用场景、误区与实施指南
Quick Start打开Vivado工程，确认已完成综合或实现。在约束文件（.xdc）中添加一条set_false_path语句，例如：set_false_p…
2026年AI芯片推理场景对比实践：FPGA与GPU设计与验证指南
Quick Start：10分钟快速理解FPGA与GPU在推理中的差异FPGA与GPU在AI推理场景中各有优势，核心差异源于底层架构。FPGA基于可编程逻辑阵列…
2026年AI推理场景下FPGA与GPU对比实验指南
Quick Start本指南旨在帮助你在2026年AI推理场景下，快速理解FPGA与GPU的关键差异，并完成一次简单的推理任务对比实验。以下是最短路径，适用于具…
FPGA毕业设计：基于卷积神经网络的图像分类系统实现
Quick Start步骤一：安装 Vivado 2022.2（或更高版本）及 Vitis HLS（或 Vivado HLS）。步骤二：下载 MNIST 数据集…
已显示 12 条
已展示全部