Vivado HLS 入门指南：使用 C 语言快速生成 FPGA 加速器
Quick Start：从 C 到 FPGA 加速器的最短路径本指南将带你完成从 C 代码到 FPGA 加速器 IP 的完整流程。以下步骤假设你已具备基本的 C…
文章
2189已发布
1本周更新
资讯、专栏与公告
全部
置顶
热门
Vivado HLS 上手指南：用 C 语言快速生成 FPGA 加速器
Quick Start：快速上手 Vivado HLS本指南将带领你从零开始，使用 Vivado HLS（High-Level Synthesis）工具，通过编…
基于FPGA的FFT算法实现与优化技巧
Quick Start步骤一：下载并安装 Vivado 2023.1（或更高版本），确保支持目标器件（如 Xilinx Artix-7）。步骤二：创建新工程，选…
基于FPGA的FFT算法实现与优化指南：从IP配置到验证
Quick Start准备环境：安装 Vivado 2021.1 或更高版本，确认支持目标器件（如 Xilinx Artix-7 或 Kintex-7）。创建工…
FPGA时序约束中set_input_delay与set_output_delay设计指南
Quick Start：快速上手准备一个含输入输出端口的FPGA设计（如简单的数据采集+输出模块），确保综合通过。打开Vivado（或Quartus）工程，进入…
FPGA时序约束中set_input_delay与set_output_delay设计指南
Quick Start：快速上手打开Vivado（或Quartus）并新建工程，选择目标器件（如Xilinx Artix-7）。添加顶层RTL文件，实例化一个简…
Verilog实现CRC校验算法：从原理到RTL代码
Quick Start步骤一：在Vivado/Vivado Quartus中新建一个工程，器件选择任意7系列或以上FPGA（如xc7a35ticsg324-1L…
FIFO深度计算与异步FIFO设计实践指南
Quick Start准备Vivado 2020.1+或Quartus Prime 18.1+，新建空白工程，器件选择Xilinx Artix-7（如xc7a3…
FPGA中FIFO深度计算与异步FIFO设计实战
Quick Start准备环境：安装 Vivado 2020.1+ 或 Quartus Prime 20.1+，确保支持目标器件（如 Xilinx Artix-…
2026年芯片与FPGA行业六大技术趋势深度解析：先进封装、AI EDA、车规Chiplet、RISC-V、国产FPGA与HBM4
2026年，全球半导体产业正经历一场由AI大模型、智能驾驶和高性能计算需求驱动的技术范式转变。从先进封装到EDA工具链，从车规级芯片到开源架构，多个技术方向同时…
Verilog中generate语句实战：参数化生成器与可配置模块设计
Quick Start本指南以设计一个参数化N位加法器树为例，演示如何使用generate语句快速构建可配置模块。以下步骤将带你从零开始，在Vivado中完成综…
FPGA项目实战：基于PWM的电机控制与速度调节系统设计
Quick Start准备硬件：连接直流电机驱动模块（如L298N）至FPGA开发板（如Xilinx Artix-7），确保电源、PWM输出引脚、方向控制引脚正…
已显示 12 条
已展示全部