FPGA 入门实践指南：从环境搭建到完成第一个项目
Quick Start以下步骤将帮助你在最短时间内搭建 FPGA 开发环境，并运行一个 LED 闪烁示例，验证工具链与硬件是否正常。假设你已拥有一块 FPGA …
文章
2189已发布
1本周更新
资讯、专栏与公告
全部
置顶
热门
FPGA学习经验分享：从入门到完成第一个项目的避坑指南
Quick Start：从零到第一个LED闪烁项目步骤一：安装Vivado（推荐2022.1及以上版本），并确保License激活。验收点：打开Vivado，点…
FPGA在边缘计算中的低延迟应用案例与设计指南（2026）
Quick Start：快速上手FPGA低延迟边缘计算本指南面向希望利用FPGA在边缘计算中实现微秒级确定性延迟的工程师。通过四个典型案例——实时目标检测、工业…
FPGA在边缘计算中的低延迟UDP包处理加速器设计与实现指南
Quick Start：快速上手本指南将带你从零搭建一个基于FPGA的10G以太网UDP包处理加速器，实现端到端延迟低于3微秒的边缘计算节点。你只需一块具备10…
Verilog入门必会：手把手教你写一个UART收发器
Quick Start准备环境：安装 Vivado 2020.1+ 或 Quartus Prime 18.0+，确保支持目标器件。创建工程：新建 RTL 项目，…
FPGA项目实战：基于DDS的信号发生器设计与仿真
Quick Start步骤一：下载并安装 Vivado 2019.2 及以上版本（推荐 2020.1）。步骤二：新建一个 RTL 工程，目标器件选择 Xilin…
FPGA项目实战：基于DDS的信号发生器设计与仿真
Quick Start下载并安装 Vivado 2019.2+（或任意支持 Verilog 的 EDA 工具，如 Quartus Prime）。新建 RTL 工…
Vivado使用技巧：高效管理IP核与约束文件的实用方法
Quick Start步骤一：启动Vivado，创建或打开一个已有工程（File → Open Project）。步骤二：在Flow Navigator中点击“…
Vivado使用技巧：高效管理IP核与约束文件的实用方法
Quick Start步骤1：启动Vivado，创建一个新的RTL工程（File > Project > New Project），选择目标器件（如…
FPGA仿真效率提升指南：基于SystemVerilog的可重用测试平台设计与实现
Quick Start：五分钟搭建可重用测试平台以下步骤演示如何快速搭建一个基于SystemVerilog的可重用测试平台，并运行一次基本仿真。假设你已安装Vi…
FPGA仿真效率提升指南：基于SystemVerilog的可重用测试平台设计与实现
Quick Start：快速搭建可重用测试平台安装支持SystemVerilog的仿真器，例如Vivado Simulator、ModelSim/Questa或…
基于FPGA的实时视频缩放算法：双线性插值的Verilog实现与上手指南
Quick Start下载并安装Vivado 2020.1及以上版本，确保支持Zynq-7000系列器件。创建新工程，选择器件xc7z020clg484-1（Z…
已显示 12 条
已展示全部