FPGA片上系统(SoC)设计入门:基于MicroBlaze/Zynq的软硬件协同
Quick Start步骤1:下载并安装Vivado(2020.1或更新版本),确保包含SDK(Software Development Kit)。步骤2:创建…
资讯、专栏与公告
Quick Start步骤1:下载并安装Vivado(2020.1或更新版本),确保包含SDK(Software Development Kit)。步骤2:创建…
Quick Start确定验证目标:明确ASIC/SoC规模(等效门数)、接口类型(DDR/PCIe/Ethernet)以及时钟频率需求。选择板卡:小规模(&l…
Quick Start步骤一:在 MATLAB 中设计滤波器系数(使用 fdatool 或 fir1 函数),导出系数为 .coe 文件。步骤二:创建 Viva…
Quick Start安装ModelSim/QuestaSim(推荐版本2020.1及以上),确保环境变量PATH包含bin目录。准备一个简单的Verilog设…
Quick Start准备工程:使用 Vivado 2023.1 及以上版本,打开一个已有 RTL 工程(含约束文件 .xdc)。运行综合(Synthesis)…
本文档旨在指导读者在FPGA上实现一个实时图像边缘检测系统。我们将采用经典的Sobel算子,通过流水线架构处理来自摄像头(如OV5640)或视频测试序列的图像数…
本指南旨在为电子、通信、计算机等相关专业的大学生,提供一条从零基础入门到能够独立完成复杂FPGA项目的清晰、可执行的学习路径。路线图遵循“先跑通,再深入;先实践…
作为成电国芯FPGA云课堂的特邀观察员,我始终关注着那些将定义未来硬件工程师技能版图的技术动向。2026年,芯片与系统设计的复杂性正以前所未有的速度攀升,从晶体…
本文旨在为计划在2026年部署或升级FPGA原型验证平台的团队提供一份详尽的选型指南。我们将从快速启动一个原型验证环境开始,深入对比商用平台与自研方案的优劣,并…
在现代FPGA设计中,功耗已成为与性能、面积同等重要的关键设计指标。随着工艺节点不断微缩,静态功耗(泄漏电流)的占比显著提升,而动态功耗则与时钟网络的活跃度紧密…
在FPGA/ASIC开发流程中,仿真调试是验证设计功能正确性、定位逻辑与时序问题的核心环节。当设计复杂度提升时,传统的“打印日志+肉眼比对波形”方法效率低下,难…
已显示 12 条
已展示全部