2024年夏令营学员项目代码展示（基于FPGA的广告点阵屏）
2024年夏令营学员项目代码展示（基于FPGA的广告点阵屏）
文章
2191已发布
11本周更新
资讯、专栏与公告
全部
置顶
热门
学fpga（hls之中断）
在fpga ip设计里面，中断是不可缺少的。一般来说，ip处理结束之后，要么用轮询的方法获得结果，要么用中断的方法获取结果。两种方式都是可以拿来使用，只是一般来…
【FPGA实验】数码管动态显示
数码管动态/静态显示区别 静态显示： 每一个管脚都用固定的一个电平去控制。 优点：能够做到”同时” 缺点：管脚太多 动态显示： 每一个数码管共用一套电路，显示时…
【FPGA实验】数码管静态显示
功能描述 控制六位数码管以0.5秒的频率同时显示0-F 16个数字。 分频模块 开发板本身的时钟频率为50kHz，对应时钟周期为20ns，而本实验需要0.5s让…
FPGA实验
半加器 module half_qwer(a,b,cout,sum);//半加器设计input a,b;output cout,sum;assign sum =…
modelsim安装使用及Vivado关联
使用Vivado关联modelsim仿真使用 Modelsim下载 解压安装包（版本10.4）。 链接：https://pan.baidu.com/s/1tMu…
推荐几个让人受益匪浅的FPGA开源项目
想学习FPGA的朋友，但苦于找不着优质的项目，这篇文章希望可以帮到你，以下三个项目不仅是FPGA学习的高质量项目，在学习的过程中自己也收益匪浅，已帮大家筛选。 …
基于 FPGA 的压缩算法加速实现
第一部分 设计概述 /Design Introduction 1.1设计目的 本设计中，计划实现对文件的压缩及解压，同时优化压缩中所涉及的信号处理和计算密集型功…
FPGA的inout类型双向端口使用
基于 ZYNQ MINI开发板 一、文档实现功能介绍 本文档实现对如何使用inout双向端口进行学习，通过inout端口，可以实现数据接收和发送，通过…
使用时钟IP核（含工程源码）
基于 ZYNQ MINI开发板 一、文档实现功能介绍 本文档实现在 VIVADO 下面新建一个 FPGA 开发工程，然后调用时钟锁相环IP通过输入的50M时 …
使用SDK固化FLASH代码固化（含工程源码）
——基于 ZYNQ MINI开发板 一、文档实现功能介绍 本文档实现对设计生成的bit流，固化到FPGA启动配置的FLASH内。固化后，上电即可自动配置bit文…
VIVADO仿真的使用之呼吸灯（含工程源码）
（基于 ZYNQ MINI开发板） 本文档实现对设计代码进行仿真，使用VIVADO自身的工具进行仿真，通过本教程学习如何使用VIVADO软件自带仿真功能。 工程…
已显示 12 条
已展示全部