课后作业初级 | FPGA工程师基础启航（含板卡+证书） · 01 | 语法讲解：Verilog/VHDL简介
  • 已绑定课时
  • 工程师可点评
  • 需修改

【作业要求】 1、简述FPGA的开发流程？ 1.需求分析与方案设计：明确功能指标，确定整体方案。 2.设计输入：使用Verilog/VHDL编写硬件描述代码（RTL代码），或者画原理图。 3.功能仿真（前仿真） 4.综合（Synthesis） 5.布局布线（实现Implementation） 6.时序仿真 7.生成比特流文件（Bitstream） 8.板级下载与调试 2、一个模块包含哪两部分？ 端…

郝瑞雄
50 0
需修改
需修改
教务评价

需修改

3342599708 · 2026-11-05

1、1)需求分析，2)模块划分（画模块框图），3)编写代码，4)综合前仿真（功能仿真），5)综合，6)绑定管脚，7)布局布线，8)生成bit流文件，9)上板测试。 4、不用位宽的话就可以写成下面的这种形式： module LED( output led1 , output led2 , output led3 , output led4 ); assign led1 = 1; assign led2 = 1; assign led3 = 1; assign led4 = 1; endmodule

【作业要求】

1、简述FPGA的开发流程？

1.需求分析与方案设计：明确功能指标，确定整体方案。

2.设计输入：使用Verilog/VHDL编写硬件描述代码（RTL代码），或者画原理图。

3.功能仿真（前仿真）

4.综合（Synthesis）

5.布局布线（实现Implementation）

6.时序仿真

7.生成比特流文件（Bitstream）

8.板级下载与调试

2、一个模块包含哪两部分？

端口定义和逻辑描述

3、时间尺度定义为`timescale 1ns/100ps 中的 1ns 代表（c）。

A、时间精度 1ns

B、时间单位 100ps

C、时间单位 1ns

D、时间周期1ns

4、点亮开发板上的4个led灯，请写出详细的代码？

module LED(
output [3:0] LED
);
assign LED=4'b1111;
endmodule

【我的做法】

【结果/时序图/实验现象

修改历程

1 条批注

你的每次提交都会留档，老师的每次批注也会保留。按批注修改后重新提交，不会覆盖历史版本。

  1. v1当前
  2. 需修改
    1、1)需求分析，2)模块划分（画模块框图），3)编写代码，4)综合前仿真（功能仿真），5)综合，6)绑定管脚，7)布局布线，8)生成bit流文件，9)上板测试。 4、不用位宽的话就可以写成下面的这种形式： module LED( output led1 , output led2 , output led3 , output led4 ); assign led1 = 1; assign led2 = 1; assign led3 = 1; assign led4 = 1; endmodule

评论 0

学习上下文

课程
初级 | FPGA工程师基础启航（含板卡+证书）
课时
01 | 语法讲解：Verilog/VHDL简介

产出状态

工程师已阅50 位工程师
教务需修改

探索全站

学习产出广场课后作业课程目录学习中心能力测评项目视频技术问答FPGA云课堂社区首页 · 学习氛围