1、简述FPGA的开发流程？
- 这里开发流程就是代码，也就是采用verilog硬件描述语言把逻辑思维描述出来之后进行的步骤
- Simulation-Run Simulation (EDA工具步骤仿真，验证所写代码是否正确)
- RTL ANALYSIS-Open Elaborated Design (绑定管脚，约束文件的一个生成，时序约束)
- SYNTHESIS-Run Synthesis(综合，目的就是将硬件描述语言，也就是RTL级的代码转换成门级电路)
- IMPLEMENTATION-Run Implementation(布局布线，这个步骤就是各个门级电路之间需要连接起来，目的是各个门级电路添加延时，也就是添加时钟，把它们连系起来)
- PROGRAM AND DEBUG-Generate Bitstream(生成bit流,把门级电路转换成二进制数据流，也就转换成FPGA能够识别到的一个数字信号)
2、一个模块包含哪两部分？
- 描述端口信息：input输入 output输出 inout双向端口，既可以作为输入，又可以作为输出
- 描述逻辑信息：输入如何影响输出的
3、时间尺度定义为`timescale 1ns/100ps 中的 1ns 代表（C）。
A、时间精度 1ns
B、时间单位 100ps
C、时间单位 1ns
D、时间周期1ns
4、点亮开发板上的4个led灯，请写出详细的代码？
module LEDs(
output LED1,
output LED2,
output LED3,
output LED4
);
assign LED1 = 1;
assign LED2 = 1;
assign LED3 = 1;
assign LED4 = 1;
endmodule
评论 0