【作业要求】
【我的做法】
module led (
output wire ledd）；
assign ledd = 1;: endmodule
【结果/截图说明】
- 已绑定课时
- 工程师可点评
- 教务通过
【作业要求】 【我的做法】 module led ( output wire ledd ）； assign ledd = 1; : endmodule 【结果/截图说明】
二牛学FPGA 106 2 3
教务通过工程师评优秀2
教务通过
语法错误
二牛学FPGA二牛学FPGA【作业要求】
【我的做法】
module led (
output wire ledd）；
assign ledd = 1;: endmodule
【结果/截图说明】
评论 0