• 已绑定课时
  • 工程师可点评
  • 需修改

【作业要求】 1、简述组合逻辑电路的基本概念和电路特点? 2、什么是3-8译码器? 3、运用所学的组合逻辑电路的知识完成三人表决器的设计,实现少数服从多数的表决规则,在三人表决电路中,当表决某个提案时,多数人同意,则提案通过;反之,不通过。假设 a,b,c 为三个裁判。同意用 1 表示,不同意用 0 表示;输出 led1 为 1的时候提案通过;反之,不通过。 【我的做法】1、组合逻辑电路的基本概念…

童乐天
85 1 1
需修改工程师评优秀1
需修改
教务评价

需修改

3342599708 · 2026-08-05

补充:1、组合逻辑还是电平触发的  

1、简述组合逻辑电路的基本概念和电路特点?

2、什么是3-8译码器?

3、运用所学的组合逻辑电路的知识完成三人表决器的设计,实现少数服从多数的表决规则,在三人表决电路中,当表决某个提案时,多数人同意,则提案通过;反之,不通过。假设 a,b,c 为三个裁判。同意用 1 表示,不同意用 0 表示;输出 led1 为 1的时候提案通过;反之,不通过。

【我的做法】1、组合逻辑电路的基本概念是输出在任何时刻仅取决于当时的输入信号组合,与电路原来的工作状态完全无关,因此电路中不包含任何存储元件;其电路特点是由各类门电路纯粹组合而成,信号从输入到输出单向传输且无反馈回路,功能上不具备记忆能力。

2、3-8译码器是一种有3个二进制输入端和8个输出端的组合逻辑电路,能将3位输入代码转译为8个输出端中对应唯一的有效电平,从而实现对输入状态的唯一性选择或选通。

3、module SNX_Decoder_3_8 (

input          A    ,
input          B    ,
input          C    ,
output      OUT
);
wire        [2:0]   sel ;
assign      sel = {A,B,C};
always @(*)
begin
case (sel)
3'000 : OUT = 0;
3'001 : OUT = 0;
3'010 : OUT = 0;
3'011 : OUT = 1;
3'100 : OUT = 0;
3'101 : OUT = 1;
3'110 : OUT = 1;
3'111 : OUT = 1;
default:OUT = 0;
endcase
end
endmodule

学习上下文

产出状态

评优秀1 位工程师
工程师已阅85 位工程师
教务需修改