【作业要求】
1、请简述 FPGA 的优势
1. 可重配置（现场可编程）：FPGA 内部硬件逻辑可通过比特流反复烧录重构，硬件功能可迭代修改，无需流片，硬件具备 “软件化” 迭代能力，缩短开发周期。
2. 高性能与低时延：硬件并行架构，区别于 CPU 串行、GPU 分组并行，可实现真正硬件并行处理；指令无取指译码开销，处理时延确定、时延极低，适合高速实时信号处理。
3. 高吞吐量：大量逻辑资源并行工作，可同时多路数据流处理，适合高速接口、信号处理、AI 推理等高带宽场景。
4. 开发灵活性：支持 Verilog/VHDL 硬件描述语言开发，可定制专用硬件电路，可按需裁剪硬件架构，不用受固定 ASIC 芯片功能约束。
5. 风险与成本优势：无需光刻流片，规避 ASIC 高昂 NRE 非重复工程费用；原型验证阶段广泛用于 ASIC 芯片仿真验证，降低芯片流片失败风险。
6. 接口丰富：集成高速 SerDes、DDR 控制器、GPIO 等多种硬件接口，可直接对接各类高速外设，适合多协议高速数据交互。
补充短板：单位功耗、面积不如 ASIC，量产大批量场景成本高于专用 ASIC。
2、请写出集成电路的分类以及 FPGA 属于什么集成电路
集成电路按可编程特性 / 实现方式分类
1. 专用集成电路 ASIC（Application‑Specific Integrated Circuit）：为特定功能定制，流片后硬件逻辑固定，不可修改；分为全定制 ASIC、半定制 ASIC。
2. 可编程逻辑器件 PLD（Programmable Logic Device）：芯片出厂后用户可配置内部硬件逻辑。 PLD 细分：SPLD（简单可编程逻辑器件）、CPLD（复杂可编程逻辑器件）、FPGA 现场可编程门阵列。
其他常见分类维度
1. 按集成规模：SSI 小规模、MSI 中规模、LSI 大规模、VLSI 超大规模、ULSI 甚大规模。 2. 按信号类型：数字集成电路、模拟集成电路、数模混合集成电路。
FPGA 归属： FPGA 属于可编程逻辑器件 PLD，属于超大规模数字集成电路；从广义半定制角度，FPGA 也归类于半定制集成电路。
区分要点：ASIC 逻辑出厂固定；FPGA 出厂是空白阵列，用户配置实现电路。CPLD 基于乘积项架构，FPGA 基于查找表架构。
3、请写出 FPGA 的基础架构
FPGA 核心由可编程逻辑块 CLB、可编程互连资源、可编程 I/O 块 IOB三大基础部分，外加内嵌专用资源组成：
1. 可编程逻辑块 CLB（Configurable Logic Block） FPGA 核心计算单元，不同厂商命名略有区别（Xilinx 叫 CLB，Intel 叫 ALM）。内部包含查找表 LUT、触发器 (FF)、多路选择器 MUX、进位链。LUT 实现组合逻辑，触发器实现时序逻辑；进位链专门用于高速加法、算术运算。多个 LUT + 触发器构成 Slice。
2. 可编程互连资源（Programmable Interconnect） 包含布线通道、开关矩阵。通过配置存储单元控制开关矩阵导通，把不同 CLB、IOB 之间进行硬件连接，实现信号通路，是实现电路布线的基础。分为局部互连、长线、全局时钟布线网络。全局布线专门提供低歪斜时钟。
3. 可编程输入输出块 IOB（Input/Output Block） 位于芯片周边，管理外部引脚。支持多种电气标准（LVCMOS、LVDS 等），可配置为输入、输出、双向端口；集成输入输出寄存器，支持高速同步接口，完成芯片内部逻辑与外部器件信号交互。
4. 片内专用硬核资源（现代 FPGA 标配）
• 块 RAM（BRAM）：片上静态存储，做 FIFO、缓存；
• DSP 算术硬核：专用乘法器、加法器，高效实现滤波、乘累加、AI 矩阵运算；
• 高速 SerDes 收发器：实现 PCIE、SRIO、以太网等高速串行通信；
• PLL/MMCM 锁相环：时钟管理，完成倍频、分频、相位调整；
• 部分高端 FPGA 集成 CPU 硬核（SoC FPGA）。配置存储单元：存储比特流配置信息，控制 LUT、互连开关、IO 的状态，决定 FPGA 实现的硬件电路。
【我的做法】
【结果/时序图/实验现象(可视频)】
评论 0