【作业要求】
1、简述时序逻辑的基本概念和电路特点。
基本概念：不仅取决于当时的输入信号，而且取决于原来的状态或者说还与以前的输入有关
电路特点：输入、输出之间有反馈延迟通道 电路中有记忆单元，属于边沿触发
2、简述同步复位和异步复位各自的优缺点？
同步复位：只有当时钟上升沿到来时，复位信号才有效。
优点：（1）时序稳定，复位行为受时钟控制，更容易做静态时序分析。（2）避免亚稳态，复位信号被时钟同步，可靠性高。（3）复位释放也是同步的，不会造成电路状态混乱。
缺点：（1）必须依赖时钟才能复位，当时钟异常时无法复位（2）复位信号必需大于一个时钟周期才有效
异步复位：在收到复位信号的时候立即复位。
优点：（1）响应最快，无论是中是否正常，立即复位。（2）常用于上电复位、电源异常恢复、紧急复位等情况
缺点：（1）复位释放非同步，容易产生亚稳态。（2）不同寄存器可能可能在不同时期解除复位，导致状态不一致。（3）时序分析更复杂。
3、请使用Verilog设计一个2s计时器，写出详细的代码？
moudle delay_2s(
input clk,
input rst_n
);
parameter delay_2s=27’d100_000_000;
reg [26:0] count;
always@(posedge clk）
if(!est_n)
count<=0;
else if(count<delay_2s-1)
count<=count+1;
else
count<=0;
endmodule;【我的做法】
【结果/时序图/实验现象(可视频)】
评论 0