有如下几个原因：
1、组合逻辑太多，在FPGA设计时应该减少使用组合逻辑，组合逻辑太多会导致关键路径过长，出现亚稳态的情况
2、FPGA IO不稳定，建议在IO口加buffer对数据进行缓存
暂无回答，欢迎成为第一位解答者。
登录后可在本页底部提交回答
登录后即可参与回答 去登录
描述场景与已尝试方案，更容易获得有效解答
暂无相似问题，可 浏览问答广场 发现更多讨论。
技术问答
