vivado工程添加global define的方法

开放0 回答 333 浏览

第一步:把sys_define.v添加到工程里面

第二步:选中文件,右键选择set global include

分享:

0 个回答

暂无回答,欢迎成为第一位解答者。

登录后可在本页底部提交回答

提问者

二牛学FPGA查看主页
浏览「软件使用」

描述场景与已尝试方案,更容易获得有效解答

相关问题

同分类

提问建议

  • 标题写清核心疑问,避免「求助」「请问」等空泛用语
  • 正文补充环境、版本、报错信息或截图
  • 先搜索本站是否已有相近问题,减少重复提问
  • 若与课程相关,请标明课时或章节便于讲师定位