2026年FPGA/IC春招，数字IC设计岗位的笔试除了Verilog手撕代码，还常考哪些计算机体系结构的知识点？

我去年面了几家大厂，体系结构这块确实考得挺细。除了概念题，更多是结合具体场景让你分析或者计算。比如给一个多级Cache的架构，问你访问延迟、命中率怎么算；或者给一段简单的汇编代码，让你分析在流水线里会不会有数据冒险、结构冒险，怎么用转发或停顿解决。有时候还会考Cache一致性协议，比如MSI、MESI的状态转换图，让你根据读写操作推导状态变化。复习的话，除了看《计算机体系结构：量化研究方法》，建议多找些真题做做，网上有些面经分享里就有类似的题目。关键是把原理搞懂，能自己画图推导，光背概念很容易被绕进去。

另外，有些公司会考一点总线协议，比如AHB、AXI的基本握手机制和burst传输，这个虽然不算严格意义上的体系结构，但经常和Cache、一致性一起考，可以顺便看看。

从出题形式看，体系结构的题目大概分三类吧。第一类是简答或填空，直接问概念，比如Cache的三种映射方式、写策略（写直达/写回）、替换算法（LRU这些）。第二类是计算题，比如给主存访问时间、Cache命中率，求平均访问时间；或者给一个虚拟地址，让你根据页表结构算物理地址。第三类是分析设计题，比如设计一个支持异常处理的流水线CPU，或者优化一个给定瓶颈的流水线。

我推荐重点复习这些：流水线（结构/数据/控制冒险， forwarding， branch prediction）、Cache（组织方式、性能计算）、虚拟内存（TLB、页表）、多核一致性（MESI协议、内存屏障）。资料方面，除了经典教材，可以看看CMU 18-447或者MIT 6.004的公开课讲义和作业题，里面有很多类似的练习。笔试时时间紧，所以对常见题型要熟练，看到题目能快速反应出考察点。

作为过来人，我觉得体系结构笔试最头疼的不是知识点本身，而是它和实际IC设计场景的结合。比如，可能会给你一个多核SoC的架构图，里面包含共享LLC、目录一致性协议，然后问某个核写数据后，其他核怎么读到最新值，过程中状态怎么变。或者让你分析在芯片里加预取器对Cache性能的影响。

复习建议：首先把基础打牢，推荐《计算机组成与设计：硬件/软件接口》这本书，讲得比较实用。然后重点突破流水线和Cache，这两块几乎必考。可以自己用Verilog写个简单的五级流水线CPU（比如MIPS），体验一下冒险和冲突，理解会更深刻。对于一致性协议，一定要动手画状态转换图，搞清楚每个状态的含义和触发条件。

另外，关注一下行业动态，比如现在很多芯片用到的乱序执行、多线程（SMT）基础概念也可能考到。真题资源可以去牛客网、一亩三分地搜数字IC笔试题目，有很多人回忆的题。准备时多动笔算、多画图，光看是没用的。

笔试里计算机体系结构这块，除了概念题，特别喜欢结合具体场景出分析题。比如给你一个简单的多级Cache结构，让你算平均访问时间，或者分析不同映射方式（直接映射、组相联）下地址怎么划分。还会让你对比写直达和写回策略的优缺点，甚至让你设计一个状态机来实现MESI协议的基本状态转换。复习的话，除了看《计算机组成与设计：硬件/软件接口》那本经典书，建议去牛客网或者CSDN搜一下大厂往年的笔试题，很多都是类似的套路。自己最好动手画一画，比如画一下五级流水线的数据通路，想想数据冒险怎么用转发解决，控制冒险怎么处理。

另外，现在很多公司会考一些和实际IC设计结合的点，比如在SoC里，Cache一致性对多核通信的影响，或者AMBA总线（AXI、AHB）怎么和体系结构知识联动。这部分光看书可能不够，需要看看一些技术博客或者公开课，比如B站上有些讲体系结构和SoC设计的视频，可以帮你建立更直观的认识。

准备时别死记硬背，理解背后的原理更重要。比如为什么需要Cache？为什么流水线能提高效率？把这些根本问题搞懂了，题目怎么变都能应付。

我去年秋招刚经历过，体系结构这块考得挺活的。常见考点有这些：Cache相关（容量计算、命中率分析、替换算法LRU/FIFO）、流水线（吞吐率计算、结构/数据/控制冒险及解决方式）、内存管理（虚拟地址到物理地址转换、TLB作用）、多核一致性（MESI协议状态、内存屏障）。题目形式除了选择题、填空题，还有简答题和设计题，比如让你描述一个包含流水线和Cache的CPU微架构，并分析性能瓶颈。

复习资料推荐《计算机体系结构：量化研究方法》，但时间紧的话看国内唐朔飞或者袁春风的教材也行。重点是多做题，可以在LeetCode、牛客网上找专题练习，或者买本《数字IC设计笔试面试指南》这类书，里面有很多真题和解析。

个人经验是，对于设计题，最好自己用Verilog简单实现一个带流水线和Cache的迷你CPU（比如五级流水线），不用太复杂，但能把数据通路、控制单元、冒险处理都走一遍，笔试时遇到相关题目思路会清晰很多。注意，有些公司会考体系结构和Verilog结合的题，比如让你用Verilog描述一个FIFO或者Cache控制器，所以这两部分要打通学。

从招聘角度说说吧，我们考体系结构主要是看候选人有没有系统思维，能不能理解硬件如何高效执行软件。所以除了基础概念，常考一些性能分析和优化场景。比如给一段C代码和Cache配置，让你分析Cache命中率，或者给一个多线程程序，让你分析在多核Cache一致性问题下可能出现的数据竞争。也会考一些现代处理器技术，比如乱序执行、分支预测的原理和影响。

复习时建议重点关注和IC设计紧密相关的部分：一是存储器层次结构（Cache、内存、外存），二是指令集架构（RISC vs CISC，特别是RISC-V现在很热），三是总线互联（比如AMBA AXI协议中的outstanding、burst传输怎么影响系统性能）。资料方面，可以看看IEEE或者ACM的一些入门综述，或者参加一些在线课程如Coursera的“Computer Architecture”专项课程。

笔试准备别只看理论，多联系实际。比如想想手机芯片里的大小核设计、GPU的并行架构，这些背后的体系结构知识都可能成为考点。遇到没见过的题别慌，通常都是基础知识的变形，抓住核心原理分步分析就行。

笔试里体系结构这块，确实不是光背概念就行，得会分析实际问题。我去年面了几家大厂，常考的点有这几个：Cache 的映射方式（直接映射、组相联）、替换算法（LRU 这些），题目经常给一个地址序列让你画 Cache 状态图，算命中率。流水线考数据冲突（RAW、WAR）和控制冲突（分支预测），可能会让你分析一段汇编代码在几级流水线下的执行情况，或者设计一个简单的流水线 CPU 框图。多核一致性（Cache Coherence）常问 MESI 协议的状态转换，给你一段多核访问内存的序列，问每个核的 Cache 行状态怎么变。复习的话，除了《计算机体系结构：量化研究方法》，可以看看《CPU 设计实战》这类书，或者找一些高校的体系结构课程习题来做。笔试形式主要是选择题、填空题和简答题，偶尔有画图题。建议重点练练计算和画图，光背理论容易懵。

同学你好，我也是去年春招上岸的。体系结构这块，大厂笔试喜欢结合具体场景出题，比如给你一个 SoC 架构图，问 Cache 大小怎么选、总线带宽够不够、怎么优化数据搬运。还会考内存层次结构，比如 DRAM 和 SRAM 的区别、访存延迟计算。复习资料推荐《数字设计和计算机体系结构》这本，它把 Verilog 和体系结构结合得挺好。另外，可以去牛客网找找往年真题，有很多关于 Cache、流水线的题目，自己动手算一遍比看书管用。准备时注意别钻太深，重点理解基本原理和常见优化方法，笔试时间紧，太偏的不会考。

简单说下我的经验。笔试常考：1. Cache 相关：容量计算、命中率分析、写策略（写直达/写回）。2. 流水线：吞吐率计算、冒险处理（插入气泡、转发）。3. 多核：一致性协议（MESI 状态图）、内存屏障作用。题目形式多是案例分析，比如给一段 C 代码，问你 Cache 友好性怎么改进。复习建议：把《计算机组成与设计》硬件部分过一遍，重点看课后题。另外，关注一下近期技术趋势，比如 AI 加速器里的内存带宽问题，有时笔试会涉及。准备时多画图，把状态转换、流水线时序搞明白，笔试时不容易乱。

笔试里计算机体系结构这块，除了概念题，特别喜欢考应用题和计算题。比如给你一个Cache结构，让你算命中率、平均访问时间；或者给一段流水线的代码，分析数据冲突怎么解决，要不要加转发或阻塞。多核一致性的协议（MESI）几乎必考，可能会让你画状态转换图，或者分析一段访存序列在各个核的Cache里状态怎么变。

复习的话，别只看课本，去刷一刷各大厂的历年真题，牛客网上就有一些。重点把Cache、流水线、内存层次、多核一致性这几块搞透，自己多画图多推算。

另外，有时候会结合具体指令集（比如RISC-V）考，了解下基本指令和流水线设计也有帮助。