我是一名微电子专业的硕士应届生，正在准备模拟IC设计的秋招笔试。发现很多公司的笔试题对带隙基准的考察越来越深，不再局限于基本原理。比如会要求分析传统结构在宽温范围内的非线性误差（曲率），并设计补偿电路。还会问如何在高阶工艺下提升PSRR，或者设计适用于超低电压的基准源。想请教有经验的工程师或前辈，针对这类深度问题，复习时应该重点关注哪些经典论文或电路结构？笔试中除了手算，通常还会以何种形式（如仿真波形分析、电路改错）进行考察？
回答 25
秋招笔试对带隙基准的考察确实越来越硬核了。曲率补偿这块，你得先搞明白传统带隙基准输出电压随温度变化的非线性来源，主要是双极型晶体管（BJT）的基极-发射极电压VBE本身不是温度的线性函数。复习时重点关注那些经典补偿技术：比如利用不同温度系数的电流或电压进行叠加。可以看看Brokaw Cell的变形，或者采用温度系数为正的电阻与VBE的负温度系数进行补偿。笔试可能会给你一个电路图，让你指出哪里是曲率补偿部分，或者让你手算补偿后的温度系数表达式。
关于PSRR提升，在高阶工艺下电源噪声更敏感。你得知道传统结构PSRR在低频还行，但高频会滚降。复习时要掌握几种技术：一是采用预稳压或LDO给基准核心供电，隔离电源扰动；二是采用共源共栅结构增加输出阻抗；三是采用反馈技术，比如运放增益提升。笔试可能会让你比较两种结构的PSRR仿真曲线，或者让你修改电路以提高某个频段的PSRR。
建议找几篇经典论文精读，比如《A CMOS Bandgap Reference Circuit with Sub-1-V Operation》了解低压设计，《Curvature-Compensated BiCMOS Bandgap with 1-V Supply Voltage》学习曲率补偿。笔试除了手算，常会给出仿真波形（比如输出电压随温度变化的曲线），让你分析补偿是否有效，或者给出一个存在设计缺陷的电路，让你找出问题并改正。
同学你好，我也是从秋招过来的，现在在做模拟设计。带隙基准的深度问题，笔试官其实是想看你是不是真的理解电路而不仅仅是背书。
曲率补偿方面，传统一阶补偿在宽温范围（比如-40到125°C）误差可能达到几个mV，这在高精度应用里不行。你得知道几种具体方法：比如利用BJT在不同偏置电流下的VBE非线性差异进行补偿，或者用MOS管工作在亚阈值区产生互补温度特性的电流。经典结构可以看看Banba提出的低压带隙基准，里面用了加权电流求和来做曲率补偿。笔试可能会让你画出输出电压Vref随温度T的曲线示意图，标出补偿前后的区别，或者给你一个简单电路，让你添加几个元件实现补偿。
低温漂和PSRR提升是相关的。低温漂要求对工艺偏差不敏感，有时会用修调技术，但笔试可能考电路技术本身。PSRR提升，特别是在低频（比如100Hz以下），关键是让基准核心对电源电压变化不敏感。一个常见技巧是使用自偏置结构，让基准电流由自身产生，而不是直接从电源分压。另外，采用高增益运放并合理设计反馈环路也能大幅改善低频PSRR。
复习资料除了经典论文，强烈推荐看看Razavi或Gray的教科书里关于带隙基准的章节，以及他们的一些课程讲义。笔试形式除了你说的，还可能让你根据一些性能指标（如面积、功耗、精度）选择合适结构，并简述理由。多动手用仿真软件（如Cadence）搭几个不同结构的基准源，看看波形，理解会深刻很多。
笔试里问曲率补偿，大概率是让你画个电路或者分析现有结构的非线性来源。传统带隙基准的一阶补偿只能做到30ppm左右，宽温范围（比如-40到125度）下曲率误差会很明显。复习时重点看两个方向：一是基于电流或电压的曲率补偿，比如用PTAT电流去偏置一个与温度平方相关的电流源，再叠加到输出；二是分段线性补偿，用比较器切换不同温度区间的偏置点。经典结构可以看Brokaw的改进型，或者Banba那篇低压带隙的论文（里面用了运放和电阻分压做补偿）。笔试可能会给一个带曲率补偿的电路，让你推导输出电压表达式，或者指出某个器件尺寸不合理导致补偿效果差。
PSRR提升在高阶工艺里更关键，因为电源噪声更容易耦合。除了常规的cascode结构、增加PSRR增强环路（比如在误差放大器前加个共源共极放大器），现在有些设计会用开关电容电路来滤除电源纹波，或者采用全差分结构。复习时建议找几篇近年ISSCC或JSSC上关于低噪声带隙的论文，看看他们的PSRR在低频和高频分别怎么处理的。
笔试形式除了手算，可能会给仿真波形，比如输出随温度变化的曲线，让你判断补偿是否足够，或者给一个电路的PSRR仿真图，问为什么在某个频率点出现尖峰。改错题也很常见，比如电路中某个MOS管工作在亚阈值区导致温度特性异常。
同学你好，我也是去年秋招过来的，当时面试被问过类似问题。我的经验是，公司考察这些深度技术，其实是想看你有没有实际设计经验，或者至少认真读过论文。
关于曲率补偿，除了经典方法，现在有些公司会用数字辅助的校准方式，比如在芯片测试时存储温度系数曲线，上电后通过DAC微调。但笔试可能更偏向模拟方法，建议你熟练掌握几种补偿原理，并能估算补偿后的温漂范围。
低温漂方面，要特别注意工艺偏差的影响。高阶工艺下器件失配更大，可能需要在电路里加入修调机制（比如激光修调或电学修调）。笔试可能会问：如果不修调，如何通过设计提高匹配性？这时候可以答：用共质心版图、加大器件面积、采用差分结构等。
超低电压基准现在是个热点，特别是用于物联网芯片。Banba结构（用运放和电阻分压实现低压）是基础，但它的PSRR通常较差。改进思路包括：采用自举技术提升电源抑制，或者利用亚阈值MOS的特性产生基准。可以看看近年JSSC上关于0.5V以下带隙的论文。
复习资料除了论文，推荐看看拉扎维的《模拟CMOS集成电路设计》里带隙章节，以及一些公司的技术博客（比如TI的模拟应用笔记）。笔试时可能会让你手画一个完整带隙电路，并标注关键节点的电压值。
秋招笔试确实越来越卷了，带隙基准考得深很正常。你的观察很准，曲率补偿、低温漂和高PSRR是现在的核心考点。
复习重点，我建议先吃透几篇经典论文。曲率补偿方面，Kujik在JSSC 1973年的原始论文是起点，但更要看后续的改进，比如利用不同温度系数的电流或电压进行补偿的结构。可以重点复习一下利用双极型晶体管VBE的ΔVBE与绝对温度T的非线性关系进行补偿的方法，以及用MOS管工作在亚阈值区产生PTAT^2电流的技术。这些在笔试手算推导中经常出现。
对于PSRR提升，尤其是在纳米级工艺下电源电压很低，传统共源共栅结构可能不适用。要关注自偏置的共源共栅、采用运放进行有源调节的电源抑制技术，或者利用开关电容技术来斩波调制以提升低频PSRR。笔试可能会给一个电路图，让你指出PSRR低的瓶颈在哪里，并让你修改。
除了手算，现在很多公司会用线上笔试系统，给你一个HSPICE或Spectre的仿真波形图，比如输出电压随温度变化的曲线，让你判断曲率补偿是否充分，或者给出一段蒙特卡洛仿真结果，让你分析工艺偏差对基准精度的影响。所以，不仅要懂原理，还要能看懂仿真结果，知道理想曲线应该长什么样。
最后，建议找一些知名公司的公开笔试题或面经来练习，里面有很多电路改错和波形分析的实例，非常有用。
同学你好，我也是去年刚经历过秋招的模拟IC设计岗求职者，分享一下我的实战经验。
关于你提到的几个深入点，笔试中考察形式确实多样。对于曲率补偿，我遇到最多的不是让你从头设计，而是给一个已有的带补偿的Bandgap电路（比如加了产生PTAT平方项电流支路的那种），让你分析其工作原理，推导最终输出电压表达式，并解释为什么能补偿VBE的非线性。所以，关键是要能熟练推导和化简公式，理解每一项的物理意义。
低温漂设计，除了电路结构，笔试很爱考误差分析。比如，让你考虑运放失调电压、电阻失配对输出温漂的影响，并进行定量估算。这就要求你对电路的非理想因素非常敏感。复习时，可以多看看关于带隙基准精度分析与优化的论文，比如分析随机失配和系统失配分别如何影响。
PSRR提升技术，在高阶工艺低电压下，传统结构headroom不够。笔试可能会让你比较几种低压带隙结构的优缺点，比如基于亚阈值MOS的、基于电荷泵的、或者采用数字辅助校准的。可能会以简答题或选择题形式出现。
我的建议是，找一本好的教材，比如拉扎维的《模拟CMOS集成电路设计》中相关章节，结合他的论文看。然后，一定要动手！用仿真软件（哪怕是最简单的）搭一个一阶Bandgap，然后尝试添加补偿支路，观察温度扫描曲线如何变化，这比死记硬背论文结构管用得多。笔试官也能看出来你是否真有实操经验。
从面试官的角度聊几句。我们出这类题，目的是筛掉只会背书的人，找到真正理解电路本质、有解决问题潜力的同学。
针对曲率补偿，我们不一定要求你记住某个复杂电路的所有细节，但希望你理解“曲率”的来源——主要是双极晶体管VBE电压与温度的非理想对数关系。因此，考察重点是你能否说出补偿的基本思想：引入一个与温度呈凸函数（或凹函数）关系的量，去抵消VBE的凹性（或凸性）。笔试中可能让你画出一个补偿思路的框图，或者评论某个现有补偿方案的优劣。
低温漂设计，深入考察往往会结合工艺。例如，在CMOS工艺中，寄生PNP的性能较差，我们会问这会给带隙基准带来什么挑战？如何利用MOS器件本身（如亚阈值特性）来构建基准？复习时要跳出双极型电路的框架，多看CMOS工艺下的实现方案。
PSRR提升，在笔试中常以电路改错题形式出现。例如，给出一个PSRR很差的基准源原理图，其中运放的电源抑制能力不足，或者基准核心电路对电源噪声敏感，让你添加最少器件进行改进。关键是要抓住噪声耦合路径，比如通过偏置电路或尾电流源。
除了具体技术，我们也会考察思维是否系统。比如，可能会问：“为了设计一个高精度基准，你需要考虑哪些方面的误差？并排序其重要性。”这需要你综合考虑工艺偏差、温度、电源电压、噪声、面积、功耗等多个维度。
所以复习时，不要孤立地看一个个技术点，要形成知识网络，明白各种技术之间的折衷。推荐看看IEEE JSSC上近十年关于高精度基准的论文，了解业界前沿都在解决什么问题，这会让你的回答更有深度。
秋招笔试对带隙基准的考察确实越来越硬核了。曲率补偿这块，你得先搞明白传统一阶补偿（PTAT+CTAT叠加）在宽温范围下为啥还会残留非线性误差，核心是双极晶体管VBE的温度特性本身不是线性的。复习时重点关注Brokaw、Banba这类经典结构，以及采用VBE平方项补偿或利用不同温度系数的电阻进行补偿的进阶方法。笔试可能会给你一个简单电路，让你指出曲率来源，或者让你手画补偿电路的原理图并解释。
PSRR提升在高阶工艺下是难点，因为电源电压低，传统共源共栅结构可能用不了。你得熟悉那些低压高PSRR的结构，比如利用运放虚短特性、采用自偏置结构、或者引入反馈环路来抑制电源扰动。可以看看Rincon-Mora的论文和书，里面讲了很多实用技巧。
笔试形式除了手算Vref表达式，很可能给出一张仿真波形图（比如温度扫描下Vref的曲线），让你分析曲率误差大小，或者给一个存在PSRR缺陷的电路，让你指出问题并给出改进方案。复习时一定要自己动手推导几个典型电路的传递函数，理解每个元件对性能的影响。
同学你好，我也是过来人。针对你的问题，我觉得复习重点可以放在这几个方面：
关于曲率补偿和低温漂，除了经典文献，强烈建议你把拉扎维和艾伦书上关于带隙的章节吃透，特别是那些分析VBE非线性根源的部分。现在有些公司会考察分段线性补偿或者数字辅助的曲率校正技术，你需要了解基本思想，比如通过温度传感器产生控制信号来切换补偿路径。
超低电压基准是个热门点。可以复习一下基于亚阈值MOSFET或者利用栅极漏电流等原理的基准源结构，它们能在极低电源电压下工作。但笔试通常不会考得太偏，大概率还是围绕传统结构在低压下的限制（比如运放输入共模范围不够）以及如何用共源共栅、自举等技术去解决。
考察形式方面，电路改错很常见。例如，给你一个画错了运放输入极性或者电阻比例的基准电路，让你找出错误并改正。也可能让你根据一些性能指标（如温度范围、漂移要求）去选择合适的技术路线。多看看模拟IC笔试真题集，里面有很多这种题型。
从实际笔试和面试经验看，带隙的深度考察无非是抓住几个核心矛盾：精度、功耗、面积和电源电压。你提到的曲率、PSRR、低压都是这些矛盾的具体体现。
复习时，别光看论文，要理解电路演进的逻辑。比如，为什么简单的运放+电阻分压结构PSRR不够？因为电源噪声通过运放电源引脚和晶体管沟道调制进来了。那么提升PSRR的技术，本质就是隔离或抑制这些路径，比如用稳压器给基准核心供电、采用全差分结构、设计高增益反馈环路等。准备好一两个你深入研究过的电路例子，能说清它的优缺点。
笔试中，仿真波形分析题要小心。可能会给一个PSRR随频率变化的曲线，让你指出低频和高频段PSRR下降的不同原因（低频是环路增益不足，高频是旁路或寄生）。也可能展示温度特性曲线，让你判断是否补偿过度或不足。
最后提个醒，现在有些公司会问工艺角（Corner）变化对基准的影响以及如何优化，这也和低温漂设计紧密相关。可以了解一下电阻温度系数的工艺偏差及其补偿方法。
发表回答
登录后可在本页底部提交回答
游