2026年，芯片行业‘AI PC’概念火热，对于从事传统FPGA逻辑或接口开发的工程师，想切入‘端侧AI加速’方向，应该优先学习CNN/Transformer的硬件架构，还是专注于学习HLS或Vitis AI这类高层次综合工具？

我当初转端侧AI时也纠结过类似问题。我的建议是：先掌握工具链，再深入架构。理由很简单，你现在有FPGA基础但缺AI项目经验，直接啃硬件架构容易陷入理论，几个月都做不出可演示的东西，面试时没底气。而Vitis AI或OpenVINO这类工具，能让你在几周内用现有IP搭出一个图像分类或目标检测的加速demo，快速积累项目经验。招聘方看到你有实际部署经验，至少能拿到面试机会。之后再在项目中逐步理解底层算子优化，比如为什么这个卷积层要用Winograd算法，为什么注意力机制要分块处理。这样实践驱动学习，效率更高。

不过要注意，别只停留在拖拽IP层面。一定要尝试修改IP参数、自定义预处理流水线，甚至用HLS写个简单的自定义层。这样既能熟悉工具，又能触及架构边缘。中长期来看，核心竞争力一定是架构设计能力，但工具是让你进入赛道的敲门砖。

我的路径可能比较硬核：我是先花半年时间，把CNN和Transformer的经典论文（比如ResNet、ViT）的硬件实现细节啃了一遍，然后用Verilog手写了一个精简的卷积加速器。这个过程痛苦但值得——它让我真正理解了数据复用、内存带宽瓶颈、并行度权衡这些关键问题。现在我用Vitis AI时，能一眼看出工具生成的架构哪里可能成为瓶颈，怎么调参能提升效率。

如果你有3年FPGA基础，我建议你也优先学硬件架构。原因有三：第一，工具链迭代太快，Vitis AI明年可能又变一套流程，但卷积、矩阵乘、注意力这些核心算子的硬件设计思想十年都不会过时；第二，高端岗位（比如架构师）更看重你能否自主设计高效加速器，而不是只会用现成IP；第三，当你理解架构后，再学任何工具都会很快，因为你知道它在帮你做什么。

具体步骤：先找一本《深度学习加速器设计》的书，配合开源项目（比如VTA）看代码；然后尝试用HLS实现几个关键算子，和手写RTL对比面积性能。这个过程会建立你的不可替代性。

我当初也是从接口转AI加速的，建议你先从工具链上手。理由很简单：你现在有FPGA基础，但缺乏AI模型的知识，如果直接啃硬件架构，很容易陷入细节出不来。先用Vitis AI或OpenVINO跑通几个例子，比如在FPGA上部署一个ResNet分类模型，感受一下从模型优化、量化、编译到部署的全流程。这样你能快速建立直观认识，知道端侧加速到底在解决什么问题。之后再去补原理，会更有针对性。

工具用熟了，你会自然产生疑问：为什么工具在这里做了量化？那个卷积层是怎么映射到DSP上的？这时候再去学CNN架构和硬件实现，动力更足。而且公司里实际项目往往要求快速出原型，工具链是必备技能。先掌握工具，再深入原理，这样比较平滑。

别被工具链迷惑了，长期来看核心竞争力一定在硬件架构理解上。现在很多工具确实能帮你快速搭系统，但用久了你会发现自己是‘调参侠’，黑盒操作，出了问题不会debug，优化遇到瓶颈也不知道怎么突破。尤其是端侧AI加速，资源、功耗约束紧，往往需要定制化设计，这时候工具能帮的有限。

我建议你扎扎实实从CNN的卷积、池化等算子硬件实现学起，理解数据流、并行度、内存带宽怎么影响性能。可以找一些开源RTL实现（比如VTA）看看，自己动手写个简单的卷积加速器。Transformer也类似，关注注意力机制的硬件友好化。这个过程痛苦，但学通了之后，你看工具链的每一步操作都能明白背后原理，甚至能改进它。未来无论做FPGA还是ASIC AI加速，这种底层能力都让你不可替代。

我的经验是两手抓，但分阶段。前期花几个月时间，并行做两件事：一是用Vitis AI等工具在开发板上实际部署一个模型，体验完整流程；二是同步学习《硬件友好的神经网络设计》这类资料，了解模型压缩、量化、算子融合的基本概念。不用一开始就死磕RTL实现。

中期重点转向架构。当你熟悉工具后，选择一个方向深入：比如CNN加速，可以深入研究脉动阵列、内存层次设计；或者Transformer加速，研究如何高效实现注意力机制。这时候可以结合论文和开源项目（如NVDLA的FPGA实现）。

长期来看，工具链和硬件架构知识必须结合。只会工具容易天花板低，只懂架构却不懂现有工具生态，实际工作中会效率低下。建议你在学习过程中，保持用工具做实验，同时不断追问硬件原理，形成良性循环。另外，多关注边缘AI芯片（如Hailo、地平线）的架构白皮书，他们的设计思路很受业界认可。