我是一名有3年经验的数字IC设计工程师，一直从事基于传统存储分离架构的芯片设计。最近看到很多关于存算一体、近存计算等新架构的报道，感觉这是未来的重要趋势，担心自己的技术栈会落后。想请教一下，要向这些新兴方向靠拢，我需要系统学习哪些新知识（比如新型存储器特性、计算范式、相关EDA工具）？有没有推荐的开源项目、仿真平台或者学习路径，可以帮助我从理论到实践逐步过渡？
回答 4
同是传统数字IC背景，你的焦虑我太理解了。我大概比你多两年经验，去年开始主动接触存算一体，最大的感受是：这玩意儿不是让你完全丢掉数字IC的老本行，而是要在现有知识树上嫁接新枝条。核心痛点在于，传统设计里存储和计算是分离的，时序、功耗、面积都各自优化；而新架构要求你从数据流的角度重新审视，把存储单元当成计算节点的一部分。
具体来说，有三块硬知识必须补。第一，新型存储器的物理特性。别被RRAM、MRAM、PCM这些名词吓到，你不需要懂器件物理，但要清楚它们的读写延迟、耐久度、非易失性如何影响电路设计。比如RRAM的阻变过程有随机性，那你设计外围电路时就得考虑冗余和纠错，这和传统SRAM的设计思路完全不同。第二，计算范式要从布尔逻辑跳出来。存算一体里大量使用模拟计算或非布尔逻辑，比如基于电流求和做乘加运算。你得理解运放、比较器这些模拟模块的行为级模型，不需要自己画版图，但要在RTL级或系统级仿真里给它们留出接口。第三，EDA工具链要扩展。传统的DC、PT、ICC还能用，但做架构探索时更依赖MATLAB/Python的建模，或者用Gem5、NVMain这类模拟器来评估访存模式。
入门实践我建议三步走。第一步，找开源基准测试，比如ANSim（存算一体加速器模拟器）或gem5的NVMain模块，跑一遍典型神经网络，看数据在存储和计算之间的搬运开销。这能帮你直观理解为什么近存计算能省功耗。第二步，选一个简单的算子，比如向量点积，用Verilog搭一个基于RRAM crossbar的乘法累加单元，外围配上简单的ADC和移位寄存器。不用追求流片，在FPGA上验证功能，重点体会时序和精度的折中。第三步，关注ISSCC、VLSI Symposium近两年的论文，特别是那些带芯片实测数据的。很多论文会开源设计代码，比如UC San Diego的存算一体项目，可以直接下载学习。
最后提醒两个坑。一是别被学术界的宣传带偏，很多存算一体芯片精度有限，只适用于特定场景（如推理）。作为数字IC工程师，你更可能参与的是近存计算（比如HBM-PIM或存内处理），这部分和传统数字设计的衔接更平滑。二是工具链还不成熟，很多仿真要自己写脚本，别指望一键综合。但反过来，这正是你的机会——懂传统数字设计又能玩转新架构的人，现在极度稀缺。
同为数字IC老兵，能感受到你那种技术迭代的焦虑。我做了五年数字设计，去年开始接触存算一体，给你点实操建议。核心痛点在于：传统设计思维是数据搬来搬去，新架构是让计算发生在数据所在的地方。第一，新型存储器特性，比如RRAM、MRAM、FeFET，你不必深入器件物理，但要懂它们的读写延迟、功耗、耐久度，因为这些会直接影响你的时序设计。第二，计算范式上，从控制流驱动变成数据流驱动，这要求你熟悉近存计算中的PE阵列（处理单元）拓扑和片上网络。第三，EDA工具方面，目前商用工具对存算一体支持有限，建议看开源框架，比如OpenRAM或者Gem5的NVMain扩展，可以用它们仿真近存性能。入门路径：先啃一篇综述，比如IEEE的“Computing-in-Memory Architectures: A Survey”，然后搭个简单仿真环境，用SystemVerilog写个RRAM交叉开关阵列的RTL模型，配合Python脚本做数据流分析。别怕，你的数字设计功底是优势，新架构只是换了个约束条件。
三年经验还处于快速成长期，这时候转型其实挺合适的。我去年从传统SoC设计转到近存计算项目，说几个最直观的差距。需求痛点：你习惯的存储分离架构里，内存控制器和总线协议是固定套路，但存算一体需要你重新定义接口时序。需要学的：第一，模拟混合信号基础，因为很多存算一体电路是数模混合的，比如基于ReRAM的模拟计算，得看懂电压电流变化怎么对应乘加运算；第二，编译器原理，新架构往往需要定制指令集和编译器来发挥硬件优势，至少了解中间表示和调度算法；第三，开源项目推荐SparCore（一个存算一体RISC-V核）和OpenPiton的NoC扩展。实践步骤：先把你的RTL设计从传统流水线改成近存PE结构，用Verilator仿真，再用Chisel写个简单参数化的存算阵列。工具链上，推荐用Cocotb做验证，比传统UVM更灵活。别被新名词吓到，存算一体本质就是重新划分计算与存储的边界。
作为半路出家搞存算一体的人，我懂你的顾虑。核心问题不是学多少新工具，而是思维转变。你现在的技能树强在时序收敛和面积优化，但新架构要求你理解计算与存储的耦合度。具体来说：第一，必须吃透存储器件的非理想性，比如RRAM的电阻漂移会带来计算误差，你得在数字设计里留出冗余或纠错逻辑；第二，数据流架构下，传统状态机设计要改成流水线+触发式控制，推荐看Google的TPU论文里对近存计算的处理；第三，EDA工具除了常规的Synopsys，得留意新兴的存算一体设计套件，比如IMEC的NanoElectroSim。入门路径：先别急着搭大系统，从单片SRAM的近存计算入手，用开源PDK（比如SkyWater 130nm）配合OpenRAM生成一个带计算功能的存储宏，跑几个MAC运算，验证时序。学习资源方面，推荐B站搜“近存计算入门”有系列课。要记住，你的数字设计经验是地基，新架构只是换了楼层结构，别焦虑，一步步来。
发表回答
登录后可在本页底部提交回答
游